[发明专利]三电平变换器和用于控制三电平变换器的方法

摘要

提供了一种三电平变换器和用于控制三电平变换器的方法，其中，所有开关支路当中的在其交流极(AC1，AC2，AC3)中具有最大正电压的开关支路的第三可控半导体开关(S31，S32，S33)、第四可控半导体开关(S41，S42，S43)和第五可控半导体开关(S51，S52，S53)被控制成在上述开关支路在其交流极中具有最大正电压时的整个时间段内不导通，而所有开关支路当中的在其交流极(AC1，AC2，AC3)中具有最负负电压的开关支路中的第一可控半导体开关(S11，S12，S13)、第二可控半导体开关(S21，S22，S23)和第六可控半导体开关(S61，S62，S63)被控制成在上述开关支路在其交流极中具有最负负电压时的整个时间段内不导通。

主权项

一种三电平变换器，所述三电平变换器包括三条开关支路，每条开关支路包括：第一可控半导体开关(S11，S12，S13)和第二可控半导体开关(S21，S22，S23)，所述第一可控半导体开关(S11，S12，S13)和所述第二可控半导体开关(S21，S22，S23)串联连接在所述变换器的正直流极(Udc+)与所述开关支路的交流极(AC1，AC2，AC3)之间，其中，所述第一可控半导体开关连接至所述变换器的所述正直流极；第一二极管(D11，D12，D13)和第二二极管(D21，D22，D23)，所述第一二极管(D11，D12，D13)与所述第一可控半导体开关并联连接，所述第二二极管(D21，D22，D23)与所述第二可控半导体开关并联连接；第三可控半导体开关(S31，S32，S33)和第四可控半导体开关(S41，S42，S43)，所述第三可控半导体开关(S31，S32，S33)和所述第四可控半导体开关(S41，S42，S43)串联连接在所述变换器的负直流极(Udc‑)与所述开关支路的所述交流极(AC1，AC2，AC3)之间，其中，所述第四可控半导体开关连接至所述变换器的所述负直流极；第三二极管(D31，D32，D33)和第四二极管(D41，D42，D43)，所述第三二极管(D31，D32，D33)与所述第三可控半导体开关并联连接，所述第四二极管(D41，D42，D43)与所述第四可控半导体开关并联连接；第五可控半导体开关(S51，S52，S53)，所述第五可控半导体开关(S51，S52，S53)连接在所述变换器的中性直流极(NP)与所述第一可控半导体开关和所述第二可控半导体开关之间的连接点之间；第六可控半导体开关(S61，S62，S63)，所述第六可控半导体开关(S61，S62，S63)连接在所述变换器的所述中性直流极(NP)与所述第三可控半导体开关和所述第四可控半导体开关之间的连接点之间；以及第五二极管(D51，D52，D53)和第六二极管(D61，D62，D63)，所述第五二极管(D51，D52，D53)与所述第五可控半导体开关并联连接，所述第六二极管(D61，D62，D63)与所述第六可控半导体开关并联连接；以及用于控制可控半导体开关的装置(100)，其中，a)用于控制可控半导体开关的所述装置(100)被配置成：当所述变换器(10)经由所述开关支路的所述交流极(AC1，AC2，AC3)连接至三相交流网络(20)并且所述变换器用作整流器时：将所有开关支路当中的在其交流极(AC1，AC2，AC3)中具有最大正电压的开关支路的所述第三可控半导体开关(S31，S32，S33)、所述第四可控半导体开关(S41，S42，S43)和所述第五可控半导体开关(S51，S52，S53)控制成在上述开关支路在其交流极中具有最大正电压时的整个时间段内不导通；以及将所有开关支路当中的在其交流极(AC1，AC2，AC3)中具有最负负电压的开关支路的所述第一可控半导体开关(S11，S12，S13)、所述第二可控半导体开关(S21，S22，S23)和所述第六可控半导体开关(S61，S62，S63)控制成在上述开关支路在其交流极中具有最负负电压时的整个时间段内不导通，并且其中，b)用于控制可控半导体开关的所述装置(100)被配置成：当所述变换器(10)经由所述开关支路的所述交流极(AC1，AC2，AC3)连接至三相交流网络(20)并且所述变换器用作逆变器时：将所有开关支路当中的在其交流极(AC1，AC2，AC3)中具有最大正电压的开关支路的所述第三可控半导体开关(S31，S32，S33)、所述第四可控半导体开关(S41，S42，S43)和所述第五可控半导体开关(S51，S52，S53)控制成在上述开关支路在其交流极中具有最大正电压时的整个时间段内不导通；并且将所有开关支路当中的在其交流极(AC1，AC2，AC3)中具有最大正电压的开关支路的所述第一可控半导体开关(S11，S12，S13)和所述第二可控半导体开关(S21，S22，S23)控制成在上述开关支路在其交流极中具有最大正电压时的时间段的至少一部分内导通；以及将所有开关支路当中的在其交流极(AC1，AC2，AC3)中具有最负负电压的开关支路的所述第一可控半导体开关(S11，S12，S13)、所述第二可控半导体开关(S21，S22，S23)和所述第六可控半导体开关(S61，S62，S63)控制成在上述开关支路在其交流极中具有最负负电压时的整个时间段内不导通，并且将所有开关支路当中的在其交流极(AC1，AC2，AC3)中具有最负负电压的开关支路的所述第三可控半导体开关(S31，S32，S33)和所述第四可控半导体开关(S41，S42，S43)控制成在上述开关支路在其交流极中具有最负负电压时的时间段的至少一部分内导通。