[发明专利]基于循环左移的WPAN中准循环矩阵串行乘法器

摘要

本发明提供了一种基于循环左移的WPAN中准循环矩阵串行乘法器，用于实现WPAN标准1/2码率QC-LDPC近似下三角编码中向量m与准循环矩阵F的乘法运算，该乘法器包括2个预先存储1/2码率矩阵F中循环矩阵生成多项式的生成多项式查找表、2个对向量m数据比特和生成多项式进行标量乘的21位二进制乘法器、2个对乘积和移位寄存器内容进行模2加的21位二进制加法器、2个存储被循环左移1位的和的21位移位寄存器。本发明提供的准循环矩阵串行乘法器具有寄存器少、结构简单、功耗小、成本低等优点。

主权项

一种基于循环左移的WPAN中准循环矩阵串行乘法器，当采用近似下三角编码方法对WPAN标准1/2码率QC‑LDPC码进行编码时涉及向量m与准循环矩阵F的乘法运算，矩阵F分为u块行和u块列，是由u×u个b×b阶循环矩阵F_i,j构成的阵列，f_i,j是循环矩阵F_i,j的生成多项式，其中，b、i、j和u均为非负整数，0≤i<u，0≤j<u，WPAN标准采用了一种1/2码率的QC‑LDPC码，b＝21，u＝2，向量m＝(e₀,e₁,…,e_u×b‑1)，以b比特为一段，部分校验向量p被等分为u段，即p＝(p₀,p₁)，其特征在于，所述乘法器包括以下部件：生成多项式查找表L₀、L₁，分别预存1/2码率准循环矩阵F中第0、1块列的循环矩阵生成多项式；b位二进制乘法器M₀、M₁，分别对向量m的比特和生成多项式查找表L₀、L₁的输出进行标量乘；b位二进制加法器A₀、A₁，分别对b位二进制乘法器M₀、M₁的乘积和移位寄存器R₀、R₁的内容进行模2加；移位寄存器R₀、R₁，分别存储b位二进制加法器A₀、A₁的和被循环左移1位后的结果以及最终的校验段p₀、p₁。