[发明专利]可分时钟控制的低功耗高速AHB总线访问多块SRAM的桥装置

摘要

本发明提供了可分时钟控制的低功耗高速AHB总线访问多块SRAM的桥装置，包括时钟门控模块、数据写模块、数据读模块和寄存装置；时钟门控模块将输入到该时钟门控模块的时钟信号通过时钟开关单元分成多个同频率的时钟信号输出，多个同频率的时钟信号分别输入多块SRAM，多个同频率的时钟信号与SRAM一一对应，该多个同频率的时钟信号中的每一个均能够单独的控制打开或关闭；时钟门控模块同时向数据写模块和数据读模块发出关闭时钟请求，并根据数据写模块和数据读模块的响应控制多个同频率的时钟信号的打开或关闭。本发明可以有效的管理高速的AHB总线上的SRAM存储器的工作和关闭，这样就可以降低整个系统的功耗，增强系统的续航能力。

主权项

1.可分时钟控制的低功耗高速AHB总线访问多块SRAM的桥装置，其特征在于：包括时钟门控模块、数据写模块、数据读模块和寄存装置；所述时钟门控模块将输入到该时钟门控模块的时钟信号通过时钟开关单元分成多个同频率的时钟信号输出，所述多个同频率的时钟信号分别输入多块SRAM，所述多个同频率的时钟信号与所述SRAM一一对应，该多个同频率的时钟信号中的每一个均能够单独的控制打开或关闭；所述时钟门控模块同时向数据写模块和数据读模块发出关闭时钟请求，并根据所述数据写模块和数据读模块的响应控制所述多个同频率的时钟信号的打开或关闭；所述数据写模块接收AHB总线输入的地址信息，完成向SRAM的写入操作，且该数据写模块根据SRAM写操作的地址和当前写操作的是否完成来响应时钟门控模块的时钟关闭请求；所述数据读模块接收AHB总线输入的地址信息，完成向SRAM的读取操作，且该数据读模块根据SRAM读操作的地址和当前读操作的是否完成来响应时钟门控模块的时钟关闭请求；所述寄存装置配合所述数据读模块和数据写模块完成SRAM的读操作和写操作；时钟门控模块接收到数据写模块和数据读模块的对应响应信号后，判断每一个时钟开关单元的开闭状态，将不需要工作的区域的时钟关闭。