[发明专利]隔离的CMOS晶体管和双极晶体管、隔离结构及其制造方法

摘要

形成在半导体衬底中的隔离的晶体管包括埋设的底隔离区域和填充沟槽，该填充沟槽从衬底的表面向下延伸到底隔离区域。底隔离区域与填充沟槽一起形成衬底的隔离袋。在替代的实施例中，掺杂的侧壁区域从沟槽的底部向下延伸到底隔离区域。衬底不包含外延层，从而克服了与制造外延层有关的许多问题。

主权项

一种隔离的CMOS晶体管的组，形成在第一导电类型的半导体衬底中，该衬底不包括外延层，该组隔离的CMOS晶体管包括：与所述第一导电类型相反的第二导电类型的第一底隔离区域，埋设在所述衬底中；第一填充沟槽，从所述衬底的表面至少向下延伸到所述第一底隔离区域，该第一填充沟槽包括电介质材料，所述第一底隔离区域和所述第一填充沟槽一起围成所述衬底的第一隔离袋，该第一隔离袋包括第一N型阱和第一P型阱，该第一N型阱包括第一P沟道MOSFET，该第一P型阱包括第一N沟道MOSFET；第二导电类型的第二底隔离区域，埋设在所述衬底中；第二填充沟槽，从所述衬底的表面至少向下延伸到所述第二底隔离区域，该第二填充沟槽包括电介质材料，所述第二底隔离区域和所述第二填充沟槽一起围成所述衬底的第二隔离袋，该第二隔离袋包括第二N型阱和第二P型阱，该第二N型阱包括第二P沟道MOSFET，该第二P型阱包括第二N沟道MOSFET；以及第一导电类型的深注入区域，埋设在所述衬底中并横向设置在所述第一底隔离区域和所述第二底隔离区域之间。