[发明专利]DP视频信号的时序恢复装置及方法

摘要

本发明涉及DP视频信号技术领域，具体涉及DP视频信号的时序恢复装置及方法。包括DP解码模块、视频时序产生模块、双时钟先入先出模块、控制模块和锁相环模块。DP解码生成MSA参数、第一视频像素、链路时钟和链路速率；按照链路时钟存储DP解码所得的第一视频像素；根据DP解码所得的MSA参数和链路速率配置锁相环分频比，并根据该分频比生成像素时钟；根据DP解码所得的MSA参数按照像素时钟生成行同步信号VS、场同步信号HS、有效显示数据选通信号DE；将行同步信号VS、场同步信号HS、有效显示数据选通信号DE作为双时钟先入先出模块的数据读取控制信号，按照像素时钟读取第一视频像素，并生成第二视频像素输出。只需要FPGA就可以实现DP信号转其它视频信号，省了DDR外部存储器及其供电部分，PCB布局难度减小系统稳定性更高。

主权项

1.一种DP视频信号的时序恢复装置，包括DP解码模块(1)，其特征在于，还包括视频时序产生模块(5)、双时钟先入先出模块(4)、控制模块(2)和锁相环模块(3)；所述视频时序产生模块(5)接收DP解码模块(1)输出的MSA参数和锁相环模块(3)输出的像素时钟，并根据MSA参数按照像素时钟生成行同步信号VS、场同步信号HS、有效显示数据选通信号DE；所述双时钟先入先出模块(4)接收DP解码模块(1)输送的第一视频像素、链路时钟，并按照链路时钟存储第一视频像素，同时接收锁相环模块(3)输入的像素时钟和视频时序产生模块(5)输送的行同步信号VS、场同步信号HS、有效显示数据选通信号DE，将行同步信号VS、场同步信号HS、有效显示数据选通信号DE作为双时钟先入先出模块(4)的数据读取控制信号，按照像素时钟读取第一视频像素，并生成第二视频像素输出；所述控制模块(2)数据输入端接收DP解码模块(1)的MSA参数和链路速率，并根据MSA参数及链路速率生成锁相环控制信号；所述锁相环模块(3)的参考时钟输入端接收DP解码模块(1)输送的的链路时钟，控制端接收控制模块(2)输出的锁相环控制信号，并根据锁相环控制信号生成像素时钟；所述MSA参数为测量系统分析参数。