[发明专利]基于Soc的可重构/双冗余VPX3U信号处理载板

摘要

本发明公开了一种基于Soc的可重构/双冗余VPX3U信号处理载板，板载Soc控制器在VPX控制平面1GEx1信号作用下，对高性能可重构FPGA进行控制命令动态加载和逻辑功能在线重构，并完成板级电源、时钟管理和状态监测；可重构FPGA芯片通过标准FMC接口与前端接收信号进行交互，根据加载程序实现多功能实时数字信号处理。同时，在VPX连接器中设计双冗余数据总线接口，信号处理载板可以通过VPX双冗余数据总线接口与主控交换板、相邻板卡等系统内其他板卡进行数据交互。

主权项

一种基于Soc的可重构/双冗余VPX3U信号处理载板，其特征在于，包括：一VPX连接器，包括通用平面接口、数据平面接口、控制平面接口、扩展平面接口和用户自定义接口；其中，数据平面接口提供2组SRIOx4高速数据总线接口和2组PCIex1高速数据总线接口；控制平面接口提供2组1GEx1高速数据总线接口；拓展平面接口提供2组SRIOx4或2组PCIex4高速数据总线接口；通用平面接口为载板提供输入电源、参考时钟和复位信号；用用户自定义接口提供24对差分信号线接口及8个单端信号线接口；一PHY芯片，输入端与VPX控制平面中的2组1GEx1高速数据总线接口相连，输出端与Soc控制器相连；PHY芯片接收主控交换板通过1GEx1高速数据总线接口输入的控制命令或配置文件，并将接收到的命令或文件转换为RGMII形式，输出至Soc控制器中；一Soc控制器，基于“ARM核+FPGA”结构，即在单个芯片上集成了ARM处理器子系统和可编程逻辑单元；Soc控制器PS端与PHY芯片、第一DDR3存储器相连，PL端与可重构FPGA的配置接口相连；所述Soc控制器作为FPGA重构控制器，在VPX控制平面1GEx1信号作用下，Soc控制器从PHY芯片输出端接收文件或数据，并存储在第一DDR3中进行缓存，接收完毕后，将文件或数据从第一DDR3中读出，根据不同任务需求，在线动态配置FPGA的逻辑功能和参数，通过对FPGA内部逻辑资源的时分复用，实现多种信号处理功能的动态切换；所述Soc控制器也作为板级管理器，对载板实施电源模块管理、时钟模块管理和工作状态监测；一可重构PGA芯片，分别与FMC连接器、Soc控制器、第二DDR3大容量数据存储器相连，并与VPX数据平面接口中的2组SRIOx4和2组PCIex1高速数据总线接口、扩展平面接口中的2组SRIOx4和PCIeX4高速数据总线接口、以及用户自定义接口相连。所述可重构FPGA芯片是载板的核心运算处理器件，根据Soc控制器加载的程序对经FMC连接器输入的外部信号进行高速实时信号处理，处理后的结果存储在第二DDR3存储器中，或者通过VPX连接器中提供的双冗余高速数据总线与系统内主控交换板和相邻槽位板卡进行交互，还可以通过VPX用户自定义接口与系统外设备进行交互；一FMC连接器，采用高引脚数(HPC)标准，可搭载不同功能的FMC子卡，实现不同种类外部信号的采集和接收；采用LA/HA/HB数据线和DP x10高速数据线与FPGA芯片互联，实现FMC子卡与载板之间的数据传输。