[发明专利]纳米工艺下多级门控时钟网络优化方法

摘要

本发明属于电子技术领域，涉及一种纳米工艺下多级门控时钟网络优化方法；设网络中共有N级门控时钟，第n级中有K_n个门控时钟单元，分别对n大于1级的门控时钟进行降级处理，步骤为：(1)找出电路中所有的第2级门控时钟，共K₂个；(2)对第2级中的K₂个门控时钟单元，断开其时钟端，分别连接时钟根节点；(3)对第2级中的K₂个门控时钟单元，在其使能端添加相应的逻辑门组；将原电路中的使能信号连接至逻辑门组的输入端，逻辑门组的输出端连接门控时钟单元的输入端；(4)将K₂个逻辑门组进行合并；(5)重复步骤(1)-(4)的操作过程，依次将第3、4、…、N级门控时钟结构合并至第1级门控时钟结构，完成对门控时钟网络的优化。

主权项

一种纳米工艺下多级门控时钟网络优化方法，其特征在于，设门控时钟网络中共有N级门控时钟，第n级中有K_n个门控时钟单元，n取值1,2,…,N，N为自然数，分别对n大于1级的门控时钟单元进行降级处理，包括以下步骤：(1)找出电路中所有的第2级门控时钟单元，共K₂个；(2)对第2级中的K₂个门控时钟单元，断开其时钟端，分别连接至时钟根节点；(3)对第2级中的K₂个门控时钟单元，根据其电平触发类型，在其使能端添加相应的逻辑门组；将原电路中的使能信号连接至逻辑门组的输入端，逻辑门组的输出端连接门控时钟单元的输入端；(4)将步骤(3)中添加的K₂个逻辑门组进行合并，即完成将第2级门控时结构钟合并到第1级门控时钟结构；(5)重复步骤(1)至步骤(4)的操作过程，依次将第3、4、…、N级门控时钟结构合并至第1级门控时钟结构中，即完成对门控时钟网络的优化。