[发明专利]半导体器件及其制造方法

摘要

本发明提供了半导体器件及其制造方法。SRAM单元包括堆叠在第一垂直下拉晶体管上方的第一垂直上拉晶体管，并且堆叠在第二垂直下拉晶体管上方的第二垂直上拉晶体管。第一垂直上拉晶体管和第一垂直下拉晶体管的栅极通过第一通孔连接，同时所述第二垂直上拉晶体管和所述第二垂直下拉晶体管的栅极通过第二通孔连接。第一垂直上拉晶体管和第一垂直传输栅极晶体管的漏极通过第一导电迹线连接，而所述第二垂直上拉晶体管和所述第二垂直传输栅极晶体管的漏极通过第二导电迹线连接。第一垂直上拉晶体管的栅极通过第三通孔连接至第二导电迹线，而所述第二垂直上拉晶体管的栅极通过第四通孔连接至第一导电迹线。

主权项

1.一种半导体器件，包括：第一下拉晶体管，包括第一垂直源极、所述第一垂直源极之上的第一垂直沟道、所述第一垂直沟道之上的第一垂直漏极、和围绕所述第一垂直沟道的第一栅电极；第一上拉晶体管，包括所述第一垂直漏极之上的第二垂直漏极、所述第二垂直漏极之上的第二垂直沟道、所述第二垂直沟道之上的第二垂直源极、和围绕所述第二垂直沟道的第二栅电极；第一通孔，连接所述第一栅电极和所述第二栅电极；第一导电迹线，具有介于所述第一垂直漏极和第二垂直漏极之间的第一部分；第一传输栅极晶体管，包括第三垂直源极、所述第三源极之上的第三垂直沟道、所述第三垂直沟道之上的第三垂直漏极、和围绕所述第三垂直沟道的第三栅电极；所述第一导电迹线具有所述第三垂直漏极上方的第二部分；第二下拉晶体管，包括第四垂直源极、所述第四垂直源极之上的第四垂直沟道、所述第四垂直沟道之上的第四垂直漏极、和围绕所述第四垂直沟道的第四栅电极；第二上拉晶体管，包括所述第四垂直漏极之上的第五垂直漏极、所述第五垂直漏极之上的第五垂直沟道、所述第五垂直沟道之上的第五垂直源极、和围绕所述第五垂直沟道的第五栅电极，所述第五栅电极具有在所述第一导电迹线的第二部分上方延伸的远端；第二通孔，连接所述第四栅电极和所述第五栅电极；第二导电迹线，具有介于所述第四垂直漏极和所述第五垂直漏极之间的第一部分；第二传输栅极晶体管，包括第六垂直源极、所述第六垂直源极之上的第六垂直沟道、所述第六垂直沟道之上的第六垂直漏极、和围绕所述第六垂直沟道的第六栅电极，所述第二导电迹线具有所述第六垂直漏极上方的第二部分，所述第二栅电极具有在所述第二导电迹线的第二部分上方延伸的远端；第三通孔，连接所述第二栅电极的远端和所述第二导电迹线的第二部分；以及第四通孔，连接所述第五栅电极的远端和所述第一导电迹线的第二部分。