[发明专利]基于FPGA芯片的信号峰均比抑制装置及方法

摘要

本发明属于高速无线通信领域，公开了一种基于FPGA芯片的信号峰均比抑制装置及方法，用于降低高速无线通信系统中面临的较高峰均比的问题。包括：时钟模块、与时钟模块电连接的ROM模块、与ROM模块电连接的ROM控制模块、与时钟模块和ROM模块分别电连接的选择性映射SLM模块以及与SLM模块电连接的限幅模块；时钟模块用于提供芯片的工作时钟；ROM模块用于存储OFDM数据；ROM控制模块用于控制ROM模块的工作时序和ROM模块输出OFDM数据的地址；SLM模块用于对ROM模块中存储的OFDM数据进行选择性映射的计算并输出计算结果序列；限幅模块用于对SLM模块输出的计算结果序列进行削峰操作。

主权项

一种基于FPGA芯片的信号峰均比抑制装置，用于对无线通信系统中的OFDM数据进行峰均比抑制，其特征在于，所述装置至少包括：时钟模块、与所述时钟模块电连接的ROM模块、与所述ROM模块电连接的ROM控制模块、与所述时钟模块和所述ROM模块分别电连接的选择性映射SLM模块以及与所述SLM模块电连接的限幅模块；其中，所述时钟模块，用于提供工作时钟；所述ROM模块，用于存储所述OFDM数据；所述ROM控制模块，用于控制所述ROM模块的工作时序和所述ROM模块输出OFDM数据的地址；所述SLM模块，用于对所述ROM模块中存储的OFDM数据进行选择性映射计算并输出计算结果序列；所述限幅模块，用于对所述SLM模块输出的计算结果序列进行削峰操作。