[发明专利]形成图案的方法在审
申请号: | 201510744838.6 | 申请日: | 2015-11-05 |
公开(公告)号: | CN106298463A | 公开(公告)日: | 2017-01-04 |
发明(设计)人: | 施江林;许书豪;王雅志 | 申请(专利权)人: | 南亚科技股份有限公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;H01L21/768;G03F7/00 |
代理公司: | 深圳新创友知识产权代理有限公司44223 | 代理人: | 江耀纯 |
地址: | 中国台湾*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种形成图案的方法。首先,在衬底上形成一图案化核心层。接着,均匀地在图案化核心层与衬底上形成间隙层,并且定义出多个被间隙层包围的第一凹陷区域。然后,进行回蚀刻工艺,暴露出图案化核心层与凹陷区域下方的衬底。再来,移除暴露的图案化核心层,形成多个同样被间隙层包围的第二凹陷区域。接着,在第一凹陷区域与第二凹陷区域内填入定向自组装材料,然后诱发定向自组装材料进行定向自组装过程。填充在第一凹陷区域与第二凹陷区域内的定向自组装材料会往凹陷区域的边界扩散,在第一凹陷区域与第二凹陷区域中间形成被自主装材料包围的孔洞。 | ||
搜索关键词: | 形成 图案 方法 | ||
【主权项】:
一种形成图案的方法,其特征在于,包括:在一衬底上形成一核心层,并且进行图案化工艺形成一图案化核心层;在所述图案化核心层与所述衬底上顺形地形成一间隙层,并且形成多个由所述间隙层包围的第一凹陷区域;进行一回蚀刻工艺,使所述图案化核心层与位于所述第一凹陷区域内的所述衬底暴露出来;移除暴露出来的所述图案化核心层,形成多个被所述间隙层包围的第二凹陷区域;在所述第一凹陷区域与所述第二凹陷区域中填入一定向自组装材料;以及诱发所述定向自组装材料进行一定向自组装过程,扩散至所述第一凹陷区域与所述第二凹陷区域的边界处,在所述第一凹陷区域与所述第二凹陷区域内形成被所述定向自组装材料包围的一孔洞。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司,未经南亚科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510744838.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造