[发明专利]一种适用于嵌入式实时信息处理单元的加密方法

摘要

本发明属于加密技术领域，具体涉及一种适用于嵌入式实时信息处理单元的加密方法，本发明针对嵌入式信息处理单元用户对于软件产品产权保护的要求日益增长，而提供一种适用于通用计算机平台的加密方法，其直接应用于嵌入式信息处理单元，在考虑合理的实现方案和实时性的前提下，本发明提供了一种适用于硬件平台为Power PC处理、软件平台为Vxworks的嵌入式信息处理单元的加密方案，同时兼顾了加密效果和实时性。

主权项

1.一种适用于嵌入式实时信息处理单元的加密方法，其特征在于，其基于加密系统来实施，所述加密系统包括加密主机及目标机，其中，加密主机为运行桌面操作系统的通用计算机，目标机为PowerPC嵌入式信息处理单元，作为待操作的对象，其硬件电路包括：CPLD/FPGA、Power PC处理器、Boot flash、Nand flash；此外，所述加密系统还包括：精简AES加密模块和解密模块，其中精简AES加密模块运行在加密主机上，解密模块运行在目标机上；其中，所述目标机包括：第一次逻辑校验模块、密钥管理模块、解密模块、启动模块、操作系统模块、用户应用模块；其中，密钥管理模块、解密模块和启动模块存在于Boot flash中，操作系统模块和用户应用模块以软件密文的形式存在于Nand flash中；所述加密方法包括如下步骤：步骤S1：在加密主机上，Vxworks IDE开发环境生成elf格式的镜像文件，此elf文件为待进行加密处理的软件明文；此软件明文读入精简AES加密模块，处理得到目标机上需要的以密文形式存在的操作系统模块和用户应用模块；步骤S2：将步骤S1加密主机处理得到的密文加载到Nand flash中；步骤S3：在加密主机上的在交叉编译环境下，设计目标机需要的密钥管理模块、解密模块、启动模块，并将得到的二进制文件加载到Boot flash中；步骤S4：将第一次逻辑校验模块加载到CPLD/FPGA中；步骤S5：目标机完成步骤S2、步骤S3和步骤S4涉及的各个模块的加载；步骤S6：目标机执行启动模块，完成Power PC嵌入式信息处理单元的硬件初始化；执行密钥管理模块；步骤S7：目标机执行第一次逻辑校验模块，该模块通过接受CPLD/FPGA的芯片ID信息，进行逻辑运算和校验，校验通过则继续执行任务，校验失败，则擦除软件密文达到对侵权行为的惩罚；步骤S8：步骤S7校验成功，回读密钥；步骤S9：目标机执行解密模块；解密模块用于从Nand flash中读入软件密文，并在内存中开辟缓存空间，执行精简AES加密算法对应的精简解密算法，并将执行结果加载到制定的缓存空间；步骤S10：校验步骤S9得到的解密数据是否为Vxworks加载文件，校验成功则引导Vxworks操作系统；其中，加密主机中，精简AES加密算法的实现过程为：步骤1a：确定AES算法常数，其中算法轮数确认为二，并载入elf软件镜像文件；步骤2a：密钥扩展KeyExpansion()；步骤3a：轮密相加AddRoundKey(0)；步骤4a：字节变换SubBytes()；步骤5a：行变换shiftrows()；步骤6a：列混合MixColumns()；步骤7a：轮密相加AddRoundKey(N)，N＝1，2；步骤8a：再次运行步骤4a、步骤5a、步骤7a；并保存软件密文；循环执行步骤1a-步骤8a的操作，直至加密结束；其中，目标机上执行的解密模块，其运算过程为所述精简AES加密算法的逆运算过程；目标机上，移植解密模块的步骤为：步骤1b：封装解密模块；步骤2b：重新分配内存，增加软件密文解密模块的缓存区域；步骤3b：在启动模块中Vxworks操作系统模块加载函数bootVxworks()的调用过程中，自nandRead()函数后添加所述的解密模块。