[发明专利]一种基于自适应控制电路的积相关算法实现系统

摘要

本发明公开了一种基于自适应控制电路的积相关算法实现系统，包括：自适应控制电路、数据并行化拆分处理模块、算法功能单元、加法器和输出控制电路，自适应控制电路连接数据并行化拆分处理模块、加法器和输出控制电路，算法功能单元和加法器连接输出控制电路。本发明随着图像尺寸条件的变化，控制电路可以自适应的将图像分成适宜计算的多个子部分，利用算法功能单元分别计算各个子部分的乘加值，求和取得要计算的乘累加项的值，根据计算一个图像匹配所需的算法功能单元的数目，相对应的并行路数相应减少，直至最少为一路，充分利用FPGA内部资源，实现最大化的算法并行，提高协处理器运算性能。

主权项

一种基于自适应控制电路的积相关算法实现系统，其特征在于，包括：自适应控制电路、数据并行化拆分处理模块、算法功能单元、加法器和输出控制电路，自适应控制电路连接数据并行化拆分处理模块、加法器和输出控制电路，算法功能单元和加法器连接输出控制电路；算法功能单元和加法器均有多个，加法器分为多级，每个一级加法器连接两个算法功能单元，每个后一级加法器连接两个其前一级加法器，实现累加并行路数逐渐减少，直到一路；数据并行化拆分处理模块接收图像数据，并由自适应控制电路根据图像数据的尺寸大小以及每个算法功能单元所能够处理的最大图像尺寸，判断是否需要控制数据并行化拆分处理模块进行数据拆分，不进行数据拆分时，图像数据直接送至算法功能单元进行乘累加运算，远算后的数据直接送至输出控制电路输出；拆分数据时，拆分后的多组数据分别送至一个算法功能单元进行乘累加运算，运算后的数据，由控制电路控制启动加法器依次进行累加运算，最后通过输出控制电路输出。