[发明专利]嵌入式系统有效
申请号: | 201510759662.1 | 申请日: | 2015-11-10 |
公开(公告)号: | CN106484525B | 公开(公告)日: | 2019-09-24 |
发明(设计)人: | 刘亦峻 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | G06F9/50 | 分类号: | G06F9/50;G06F12/0811 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种嵌入式系统,包含将被执行的一程序。程序被分割为多个重叠区段。嵌入式系统包括一处理器,用以请求多个重叠区段其中之一。请求的重叠区段包括即将被处理器执行的程序的一区段。嵌入式系统也包括一第一层级存储器,耦接至处理器。第一层级存储器储存少于程序的多个重叠区段。嵌入式系统更包括一存储器管理单元,耦接至处理器及第一层级存储器。存储器管理单元用以基于处理器所提供的一逻辑地址决定请求的重叠区段是否储存于第一层级存储器储存中。存储器管理单元更用以当请求的重叠区段储存于第一层级存储器储存中时,转换逻辑地址至一实体地址。实体地址指向请求的重叠区段。 | ||
搜索关键词: | 嵌入式 系统 | ||
【主权项】:
1.一种嵌入式系统,包含将被执行的一程序,其中该程序被分割为多个重叠区段,该嵌入式系统包括:一处理器,用以请求这些重叠区段其中之一,该请求的重叠区段包括即将被该处理器执行的该程序的一区段;一第一层级存储器,耦接至该处理器,该第一层级存储器储存少于该程序的这些重叠区段;以及一存储器管理单元,耦接至该处理器及该第一层级存储器,该存储器管理单元用以基于该处理器所提供的一逻辑地址决定该请求的重叠区段是否储存于该第一层级存储器储存中,以及当该请求的重叠区段储存于该第一层级存储器储存中,则转换该逻辑地址至一实体地址,其中该实体地址指向该请求的重叠区段;其中,所述逻辑地址包括逻辑区域位,所述存储器管理单元还用于:决定所述逻辑区域位是否指向设计给重叠区段的预定逻辑存储区域,当所述逻辑区域位指向所述预定逻辑存储区域时,输出所述实体地址,和当所述逻辑区域位未指向所述预定逻辑存储区域时,输出所述逻辑地址。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510759662.1/,转载请声明来源钻瓜专利网。
- 上一篇:队列处理方法及装置
- 下一篇:一种终端设备的内存控制方法、装置及终端设备