[发明专利]基于FPGA的多电极阵列仿真实验平台

摘要

本发明提供一种基于FPGA的多电极阵列仿真实验平台，该实验平台包括FPGA开发板和上位机两部分，这两部分通过USB接口相互连接。其中FPGA开发板用来实现STN神经元网络模型和多电极阵列算法，上位机采用LabVIEW设计上位机软件界面并与FPGA开发板进行通讯。本发明的效果是作为生物神经网络的无动物实验、基于高速运算的FPGA神经元网络实验平台实现了多电极阵列对神经元网络的场电位的多位点同步记录，并且能够保证与真实生物神经元在时间尺度上的一致性。该平台为研究丘脑底核STN核团的放电机制，和多电极阵列提供了更加接近真实神经网络的可视化研究平台，对包括帕金森病在内的多种神经疾病的研究和治疗有重要的实用价值。

主权项

1.一种基于FPGA的多电极阵列仿真实验平台，其特征是：该实验平台包括有相互连接的FPGA开发板(1)和上位机(2)两部分，FPGA开发板(1)中集成有丘脑底核STN神经元网络模型(3)和多电极阵列模块(4)，上位机(2)采用LabVIEW图形化编程上位机软件界面(5)并与FPGA开发板(1)进行通讯；所述丘脑底核STN神经元网络模型(3)经离散化后采用硬件编程语言编写，并编译下载到FPGA开发板(1)中，该丘脑底核STN神经元网络模型(3)接收上位机软件界面(5)传递到初值模块(10)的初值信号(11)和外加刺激电流信号(22)进行运算，运算产生的神经元的膜电位信号(17)传回上位机软件界面(5)进行观察处理；FPGA开发板(1)上丘脑底核STN神经元网络模型(3)中各神经元之间通过突触耦合连接矩阵(24)连接来模拟真实神经元之间的相互耦合；所述丘脑底核STN神经元网络模型(3)包括有以下相互连接的模块：初值模块(10)、神经元流水线数据模型(6)、神经元膜电压寄存器模块(14)、电流寄存器模块(15)和突触电流产生模块(12)；所述多电极阵列模块(4)采用硬件编程语言编写，多电极阵列模块(4)接收由上位机软件界面(5)通过输入数据总线(7)传递的电极与各神经元距离矩阵(26)，来配置不同电极在STN神经元网络中的位点，同时通过独立于丘脑底核STN神经元网络模型(3)的外加刺激电流信号(22)来模拟电极的外加刺激作用，多电极阵列模块(4)运算产生的电极测量信号(21)输入到FPGA开发板(1)中电极测量信号寄存器模块(16)进行存储，并通过USB接口(9)上传到上位机软件界面(5)进行分析处理；所述上位机软件界面(5)采用图形化编程的LabVIEW编写，并通过虚拟仪器架构VISA与FPGA开发板(1)的USB接口(9)相连实现数据通信，虚拟仪器架构VISA包含VISA打开，VISA关闭，VISA写入，VISA读取，VISA查找资源；上位机软件界面(5)通过VISA读取接收从FPGA开发板(1)USB接口(9)传输的由丘脑底核STN神经元网络模型(3)和多电极阵列模块(4)运算得到的数据；上位机软件界面(5)设置参数通过VISA写入输入数据到FPGA开发板(1)中，对丘脑底核STN神经元网络模型(3)和多电极阵列模块(4)进行参数配置；所述神经元流水线数据模型(6)接收初值信号(11)、外加刺激电流信号(22)和突触电流信号(13)作为神经元流水线数据模型(6)的输入进行运算处理，经过神经元流水线数据模型(6)运算产生的神经元的膜电位信号(17)和神经元电流信号(18)分别输入到FPGA开发板(1)内部膜电压寄存器模块(14)和电流寄存器模块(15)中存储；在神经元动态信息的存储中采用镜像存储，避免突触电流信号(13)、多电极阵列模块(4)的计算以及上位机软件界面(5)波形显示需要用到网络中神经元的状态信息被覆盖，即采用两组存储器存储同一变量前后两步计算的值，分别对两组存储器进行读取和写入操作，一步计算完成后，两者通过选择器(20)互换位置；神经元流水线数据模型(6)在一个数据路径中引入一组寄存器即能够实现多个神经元处理进程，引入寄存器的数目即为流水线深度；神经元流水线数据模型(6)有五条流水线数据通路(23)，其中的神经元膜电位数据通路与膜电压寄存器模块(14)和电流寄存器模块(15)相连，把神经元的膜电位信号(17)和神经元电流信号(18)分别输入到膜电压寄存器模块(14)和电流寄存模块(15)进行存储，神经元的膜电位信号(17)的变化代表神经元的放电动作，并与突触耦合连接矩阵(24)一起用来计算突触电流信号(13)，实现神经元之间的耦合；所述初值模块(10)通过FPGA开发板(1)内部的输入数据总线(7)接收由上位机软件界面(5)传递的数据，对STN神经元流水线数据模型(6)进行初始参数的配置，初值模块(10)通过接收上位机软件界面(5)赋予的不同参数，使丘脑底核STN神经元网络模型(3)在运算时表现出不同的放电模式；所述突触电流产生模块(12)包含神经元突触耦合连接矩阵(24)和突触电流逻辑运算模块(25)，通过神经元突触耦合连接矩阵(24)来实现不同神经元相互之间的耦合，突触耦合连接矩阵(24)接收上位机软件界面(5)传递的输入数据信号(19)进行初始化配置；突触电流产生模块(12)接收存储在膜电压寄存器模块(14)中的神经元的膜电位信号(17)，并与突触耦合连接矩阵(24)通过FPGA开发板(1)内部的突触电流逻辑运算模块(25)进行运算得到突触电流信号(13)，作为神经元的突触电流信号(13)输入；所述膜电压寄存器模块(14)、电流寄存器模块(15)、电极测量信号寄存器模块(16)分别用来接收神经元流水线数据模型(6)运算产生的神经元的膜电位信号(17)、神经元电流信号(18)以及多电极阵列模块(4)运算产生的电极测量信号(21)进行镜像存储；神经元的膜电位信号(17)和电极测量信号(21)通过输出数据总线(8)传递到上位机(2)，用来在上位机软件界面(5)进行处理。