[发明专利]一种基于多核DSP实现脉内调制特性分析的装置及方法

摘要

本发明提出了一种基于多核DSP实现脉内调制特性分析的装置，基于FPGA和多核DSP处理器组成脉内调制特性分析的硬件平台，FPGA通过高速串行GTX接口接收前端数字信道化接收机输出的基带IQ数据，然后通过SRIO接口将数据传入DSP内存，在多个DSP处理器内核中对接收到的同一帧脉冲数据并行实现调制特性分析。本发明基于多核DSP实现一种可提高脉冲信号脉内调制特性分析速度和精度的装置，采用多DSP内核并行运算、以及高效的批处理算法，具有数据吞吐率大、算法实现效率高的特点。

主权项

1.一种基于多核DSP实现脉内调制特性分析的方法，其特征在于，基于FPGA和多核DSP处理器组成脉内调制特性分析的硬件平台，FPGA通过高速串行GTX接口接收前端数字信道化接收机输出的基带IQ数据，然后通过SRIO接口将数据传入DSP内存，在多个DSP处理器内核中对接收到的同一帧脉冲数据并行实现调制特性分析；采用主从模型结构，以Core 0为主控核，通过主控核对整体算法进行任务分配，将基带数据分配到多个核同时进行计算；信号处理流程包括：步骤(11)：Core 0检测到FPGA发送数据的请求后，通过SRIO接口从FPGA将IQ数据读取到DSP的内存，然后检测Core 1～Core 7的工作状态，如果Core 1～Core 7为忙状态，则将接收到的数据存入DSP外接的DDR3存储器中；如果Core 1～Core 7为空闲状态，则将新接收到的数据以及DDR3中累积的数据分发到Core 1～Core 6的内存空间，并设置Core 1～Core 6工作状态标志为有效，此后Core 0进入等待FPGA发送数据请求以及查询Core 1～Core 7工作状态的等待状态；步骤(12)：Core 1～Core 6检测到各自的工作状态标志位发生改变后，从各自的存储空间中提取数据进行计算；步骤(13)：Core 0检测到Core 1～Core 6完成预定算法任务后，将Core 7的工作状态标志设置为工作模式，通知Core 7开始工作；步骤(14)：Core 7检测到自身状态标志位跳到工作状态后，取出存储空间中Core 1发过来的数据信息，根据Core 1提供的信号线性拟合误差与拟合斜率参数，运行预定的调制类型识别算法，根据识别出的调制类型参数，从Core 2～Core 6运算结果中选择对应的调制参数；Core 7完成预定处理后，改变自身运行状态标志，以表征完成预定任务；步骤(15)：Core 0检测到Core 1～Core 7全部完成预定任务后，读取脉内调制特性分析的结果，并通过SRIO接口回发给FPGA以完成后续相关处理；此后Core 0继续检测FPGA的数据发送请求，准备做下一帧数据的处理；Core 1负责对相位差分数据进行线性拟合，并将拟合误差和拟合斜率发送到划分给Core 7的存储空间中，Core 2～Core 6负责不同调制类型信号的参数估计：Core 2假设信号为简单脉冲信号进行参数估计；Core 3假设信号为线性调频信号进行参数估计；Core 4假设信号为非线性调频信号进行参数估计；Core 5假设信号为二相编码信号进行参数估计；Core 6假设信号为四相编码信号进行参数估计；Core 1～Core 6完成各自算法任务后，将处理结果发送到划分给Core 7的存储空间中，同时输出各自运行状态标志，以表征本处理器内核已运算完成。