[发明专利]PHY芯片的管理系统及PHY芯片的管理方法在审
| 申请号： | 201510780177.2 | 申请日： | 2015-11-13 |
| 公开（公告）号： | CN105426331A | 公开（公告）日： | 2016-03-23 |
| 发明（设计）人： | 尚剑锋 | 申请（专利权）人： | 上海斐讯数据通信技术有限公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38;G06F13/42 |
| 代理公司： | 上海光华专利事务所 31219 | 代理人： | 王再朝 |
| 地址： | 201616 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种PHY芯片的管理系统及PHY芯片的管理方法。所述PHY芯片的管理系统包括：嵌入式处理器，所述嵌入式处理器包括：I2C总线和中断信号线；可编程逻辑器，其第一数据线连接所述嵌入式器的I2C总线；第二数据线连接所述嵌入式处理器的中断信号线；PHY芯片，其管理输入/输出端口与所述可编程逻辑器的第三数据线相连。本发明的PHY芯片的管理系统及管理方法通过可编程逻辑器实现了嵌入式处理器的MDIO端口的扩展，从而大大提高了嵌入式处理器的应用范围，并且，还可以根据实际需求扩展不同数量的端口，从而极大的提高了嵌入式处理器的灵活性。 | ||
| 搜索关键词： | phy 芯片 管理 系统 方法 | ||
【主权项】：
一种PHY芯片的管理系统，其特征在于，所述PHY芯片的管理系统包括：嵌入式处理器，所述嵌入式处理器包括：I2C总线和中断信号线；可编程逻辑器，其第一数据线连接所述嵌入式器的I2C总线；第二数据线连接所述嵌入式处理器的中断信号线；PHY芯片，其管理输入/输出端口与所述可编程逻辑器的第三数据线相连。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海斐讯数据通信技术有限公司，未经上海斐讯数据通信技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510780177.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种便于主板平台快速升级换代的主板结构
- 下一篇：一种便携文具袋
