[发明专利]像素驱动电路、阵列基板及液晶面板

摘要

本发明提供一种像素驱动电路、阵列基板及液晶面板。所述像素驱动电路设置第n行像素单元(5)内的第三薄膜晶体管(T3)的栅极电性连接对应于上一行像素单元(5)的第n-1条栅极扫描线(G(n-1))、源极电性连接次区像素电极(52)、漏极电性连接第一电荷共享电容(C1)的一端，第一电荷共享电容(C1)的另一端接入公共电压，第四薄膜晶体管(T4)的栅极电性连接对应于下一行像素单元(5)的第n+1条栅极扫描线(G(n+1))、源极电性连接主区像素电极(51)、漏极电性连接第二电荷共享电容(C2)的一端，第二电荷共享电容(C2)的另一端接入公共电压，实现了在正向扫描驱动和反向扫描驱动时均能够进行色偏补偿，提升液晶面板的显示品质。

主权项

一种像素驱动电路，其特征在于，包括呈阵列式排布的多个像素单元(5)、自上而下对应第n行像素单元(5)设置的沿水平方向延伸的第n条栅极扫描线(G(n))、及自左至右对应第m列像素单元(5)设置的沿竖直方向延伸的第m条数据线(D(m))，n与m均为正整数；每一像素单元(5)均包括第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、主区像素电极(51)、次区像素电极(52)、第一电荷共享电容(C1)、及第二电荷共享电容(C2)；对于第n行第m列像素单元(5)，所述第一薄膜晶体管(T1)的栅极电性连接第n条栅极扫描线(G(n))、源极电性连接第m条数据线(D(m))、漏极电性连接主区像素电极(51)，所述第二薄膜晶体管(T2)的栅极电性连接第n条栅极扫描线(G(n))、源极电性连接第m条数据线(D(m))、漏极电性连接次区像素电极(52)，所述第三薄膜晶体管(T3)的栅极电性连接对应于上一行像素单元(5)的第n‑1条栅极扫描线(G(n‑1))、源极电性连接次区像素电极(52)、漏极电性连接第一电荷共享电容(C1)的一端，第一电荷共享电容(C1)的另一端接入公共电压，所述第四薄膜晶体管(T4)的栅极电性连接对应于下一行像素单元(5)的第n+1条栅极扫描线(G(n+1))、源极电性连接主区像素电极(51)、漏极电性连接第二电荷共享电容(C2)的一端，第二电荷共享电容(C2)的另一端接入公共电压。