[发明专利]一种基于阻变存储单元RRAM的存储电路

摘要

本发明涉及一种基于阻变存储单元RRAM的存储电路，包括行控制模块、列控制模块、存储阵列、指令译码器以及测试模块，存储阵列包括多个数据存储单元和标志位存储单元，数据存储单元包括RRAM单元、敏感放大器、参考电阻电路以及数据通路；标志位存储单元用于体现存储单元是否被写过的标志位；敏感放大器根据两端电阻阻值最终在高电压态或低电压态；数据通路用于通过输出端口fuseq与待修复电路和测试模块连接；指行控制模块的输出端与各行存储连接，列控制模块的输出端与各列数据存储单元连接。解决了现有的eFUSE技术工艺支持性有限、只能进行一次修复的局限性的技术问题，本发明可替代eFUSE技术，能够实现多次编程操作的存储技术。

主权项

1.一种基于阻变存储单元RRAM的存储电路，其特征在于：包括行控制模块、列控制模块、存储阵列、指令译码器以及测试模块，所述存储阵列包括多个数据存储单元和标志位存储单元，所述数据存储单元包括RRAM单元、敏感放大器、参考电阻电路以及数据通路；所述标志位存储单元用于存储体现多个数据存储单元是否被写过的标志位；所述敏感放大器的一端连接RRAM单元，另一端连接参考电阻电路，敏感放大器根据连接在其两端的电阻阻值感应出q端信号和qb端信号，使q端信号和qb端信号最终在高电压态或低电压态，实现对数据的锁存；所述参考电阻电路用于向敏感放大器提供一个参考电阻；所述数据通路用于通过输出端口fuseq实现输出数据的0、1输出给待修复电路和测试模块；所述指令译码器用于接收操作指令并完成对操作指令的译码并发送给所述行控制模块和列控制模块；所述行控制模块的输出端与存储阵列中各行数据存储单元的位线端开关swc_bl、源端开关swc_sl和字线端vwl连接，所述列控制模块的输出端与存储阵列中各列数据存储单元的位线端bl和源端sl连接；所述测试模块一方面用于读取存储阵列中当前存储的数据信息，以判断该次修复操作的修复信息是否成功写入；另一方面在需要时测试存储阵列中的数据存储单元，通过判断当前阻变值大小以确认阻变单元功能是否正确，从而将有功能异常或存在损坏的数据存储单元筛选出来；所述数据通路包括上拉电路和下拉电路，所述上拉电路包括通过漏端连接的PMOS管P1和PMOS管P2，其中PMOS管P2为弱上拉管；所述PMOS管P1的栅端连接数据输出使能en，所述PMOS管P2的漏端连接输出端口fuseq；所述下拉电路包括通过漏端连接的NMOS管n1和NMOS管n2，所述NMOS管n2的栅端连接qb端，所述NMOS管n1的栅端连接数据输出使能en，所述NMOS管n1的源端与PMOS管P1的漏端连接。