[发明专利]半导体装置的制造方法有效
| 申请号： | 201510790919.X | 申请日： | 2015-11-17 |
| 公开（公告）号： | CN105990255B | 公开（公告）日： | 2018-10-26 |
| 发明（设计）人： | 马克范达尔;乔治凡利亚尼提斯;麦特西亚斯帕斯拉克;马汀克里斯多福荷兰 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/8252 | 分类号： | H01L21/8252;H01L21/02 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体装置的制造方法。本揭露内容提供一种形成鳍式晶体管(FinFET)装置的方法。此方法包含形成第一应变释放缓冲(SRB)堆叠于基板之上。第一SRB堆叠与基板间具有晶格不匹配，其产生螺旋状差排缺陷特征于该第一SRB堆叠之中。此方法也包含形成图案化介电层于第一SRB堆叠上。图案化介电层包含延伸穿透其中的沟渠。此方法也包含于沟渠范围内形成第二SRB堆叠于第一SRB堆叠之上。第二SRB堆叠与基板间具有晶格不匹配，使得第二SRB堆叠的上部无螺旋状差排缺陷。此外，于第一和第二SRB堆叠中配置缓冲层以提升电子绝缘性；于第二SRB堆叠中配置SLS层以提升困住螺旋状差排缺陷于基板的上部的效果。 | ||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【主权项】：
1.一种制造半导体装置的方法，包含：形成第一应变释放缓冲(SRB)堆叠于基板之上，其中所述第一应变释放缓冲堆叠与所述基板间具有晶格不匹配，其产生螺旋状差排缺陷特征于第一应变释放缓冲堆叠中；形成图案化介电层于所述第一应变释放缓冲堆叠上，其中所述图案化介电层包含延伸穿透其中的沟渠；以及于所述沟渠范围内形成第二应变释放缓冲堆叠于第一应变释放缓冲堆叠之上，其中所述第二应变释放缓冲堆叠与所述基板间具有晶格不匹配，使得所述第二应变释放缓冲堆叠的上部无螺旋状差排缺陷。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510790919.X/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置
- 下一篇：半导体结构的形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
