[发明专利]集成辅助逻辑运算单元的可编程逻辑模块

摘要

本发明提供了一种集成辅助逻辑运算单元的可编程逻辑模块。该可编程逻辑模块包括：主逻辑单元模块，包括至少一个逻辑单元，该主逻辑单元模块具有O₁个输出端口；辅助逻辑运算单元，其O₁个输入端口连接至所述主逻辑单元模块的O₁个输出端口，该辅助逻辑运算单元将所述主逻辑单元模块的O₁个输出端口的输出结果中至少两个进行逻辑运算后作为可编程逻辑模块的输出；其中，所述主逻辑单元模块和辅助逻辑运算单元均被集成在于所述可编程逻辑模块的内部。本发明通过向传统CLB中加入辅助逻辑运算单元的方式，提高了传统CLB的逻辑应用效率。与传统CLB实现相比，节省了面积并提高了延时性能，能实现更高效的逻辑运算。

主权项

1.一种集成辅助逻辑运算单元的可编程逻辑模块，其特征在于，包括：主逻辑单元模块，包括至少一个逻辑单元，该主逻辑单元模块具有O1个输出端口；辅助逻辑运算单元，其O1个输入端口连接至所述主逻辑单元模块的O1个输出端口，该辅助逻辑运算单元将所述主逻辑单元模块的O1个输出端口的输出结果中至少两个进行逻辑运算后作为可编程逻辑模块的输出；其中，所述主逻辑单元模块和辅助逻辑运算单元均被集成在于所述可编程逻辑模块的内部；其中，所述辅助逻辑运算单元由呈锥形结构排列的2输入1输出逻辑门构成，所述逻辑门的个数为O₁‑1个，锥形结构的级数为级，表示向上取整，所述辅助逻辑运算单元中具有以下两种基本连接方式：(1)具有一个逻辑门，两输入分别连接至该逻辑门的两输入端；(2)具有2个逻辑门，第一个逻辑门的两输入端即为三输入中的两输入，该第一个逻辑门的输出端连接至第二个逻辑门的一输入端，该第二个逻辑门的另一输入端连接至三输入中的另一输入；所述辅助逻辑运算单元同时将所述主逻辑单元模块O1个输出端口的输出结果作为可编程逻辑模块的输出。