[发明专利]高密度纳米线阵列有效
| 申请号： | 201510837465.7 | 申请日： | 2015-11-26 |
| 公开（公告）号： | CN106558472B | 公开（公告）日： | 2019-09-06 |
| 发明（设计）人： | 布莱戴恩·杜瑞兹;马丁·克里斯多福·荷兰德;杨育佳 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/336;B82Y30/00;B82Y40/00 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 路勇 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示一种制造纳米线阵列的方法。所述方法包含：在衬底上方形成掩模层，其中所述掩模层包含多个开口；经由所述多个开口生长第一多个纳米线；在所述第一多个纳米线和所述掩模层上方形成保形层；平坦化所述第一多个纳米线上方的所述保形层以形成由所述第一多个纳米线和所述保形层界定的共面的顶部表面；移除所述保形层的一部分和所述掩模层的一部分以使所述衬底暴露，其中所述保形层和所述掩模层的所述部分位于来自所述多个纳米线的邻近纳米线之间；及在所述暴露的衬底上生长第二多个纳米线。 | ||
| 搜索关键词： | 高密度 纳米 阵列 | ||
【主权项】：
1.一种制造纳米线阵列的方法，其包括：在衬底上方形成掩模层，其中所述掩模层包含多个开口；经由所述多个开口生长第一多个纳米线；在所述第一多个纳米线和所述掩模层上方形成保形层；平坦化所述第一多个纳米线上方的所述保形层以形成由所述第一多个纳米线和所述保形层界定的共面的顶部表面；移除所述保形层的一部分和所述掩模层的一部分以使所述衬底暴露，其中所述保形层和所述掩模层的所述部分位于来自所述第一多个纳米线的邻近纳米线之间；及在所述暴露的衬底上生长第二多个纳米线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510837465.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
