[发明专利]基于FPGA的网口高精度时间标定方法

摘要

本发明涉及一种基于FPGA的网口高精度时间标定方法，FPGA通过软件设置可以灵活的针对报文的MAC地址、以太网类型、IP地址、IP端口类型及采样值报文的SVID及GOOSE报文的GOID等字段进行靶向过滤，并确定时间标定方式。对于外部标准时钟源输出的IRIG‑B或PPS进行验证，并对其进行过滤去抖，采用跟踪策略与之同步以及采用低误差秒以下时间均分算法，产生高精度时间标定源。在收发数据报文时，当同步前导码通过验证时产生锁存信号锁存时间，通过靶向过滤后按标定方式将时标和原报文进行重构，并发送给系统软件进行时间相关性能分析。

主权项

1.基于FPGA的网口高精度时间标定方法，其特征在于包括如下步骤：步骤一、FPGA的通讯网口接收模块接收系统软件发送的配置命令并由配置报文接收处理模块进行解析，更新测试网口接收模块的过滤条件，配置时间标定方式并设置PHY芯片的工作模式；配置命令经通讯网口接收模块写入通讯网口接收缓冲区，然后传入配置命令接收处理模块进行解析，解析后将PHY工作模式信息下发给PHY初始化及设置模块，将配置过滤数据和时间戳方式信息下发给测试网口接收模块，将配置统计接收报文与发送测试报文参数下发给接收及测试帧发送模块；步骤二、FPGA接收外部标准时钟源的标准时间信号，采用跟踪策略与标准时间信号进行同步；步骤三、对与标准时间信号同步后的内部时间信号采用均分算法，对每一秒内部时间信号进行处理，产生标定时间源；步骤四、一类报文由外界传入测试网口接收模块，符合过滤条件的报文按照配置的时间标定方式进行时间标定后直接经接收及测试帧发送模块转发至通讯网口发送缓冲区由上位机进行统计分析；另一类报文由接收及测试帧发送模块自行产生并发送至测试网口发送缓冲区，测试网口发送缓冲区显示非空时，测试网口发送模块读取测试网口发送缓冲区中的报文进行发送并在发送时对报文进行时间标定，然后由被测设备转发至测试网口接收模块对符合过滤条件的报文按照配置的时间标定方式再次进行时间标定后写入测试网口接收缓冲区，接收及测试帧发送模块对测试报文的时间信息直接进行统计分析，算出同一标号报文的时间差并将统计结果通过通讯网口发送缓冲区进行上报；测试网口接收模块进行时间标定的具体实现过程：FPGA的测试网口接收模块通过MII/RMII总线接收网络报文，当检测到网络报文的同步前导码符合要求时，测试网口接收模块同步产生锁存信号给时间戳产生模块，锁存当前时间，将锁存的时间存入时间戳寄存器形成时间戳；接收过程中，根据配置的过滤条件与接收的网络报文进行比对，如果符合过滤条件且接收报文格式与校验都无误，从时间戳产生模块取出时间戳插入网络报文，按配置方式重构报文，并将该网络报文写入测试网口接收缓冲区；测试网口发送模块进行时间标定的具体实现过程：FPGA的测试网口发送模块通过MII/RMII总线发送测试报文，当发送完测试报文的同步前导码后，测试网口发送模块同步产生锁存信号给时间戳产生模块，锁存当前发送时间，将锁存的时间戳插入正在发送测试报文的相应位置。