[发明专利]一种基于主动链接备份数据的处理器容错结构及方法

摘要

本发明公开了一种基于主动链接备份数据的处理器容错结构及方法，包括五级流水结构、流水控制模块、校验码编码模块、PC寄存器及增强型寄存器文件REF；该容错结构对源操作数和目标操作数进行动态监测，若源操作数和目标操作数相等且存储地址不同，则为两者建立备份链接，并将链接关系存储在增强型寄存器文件REF中；指令执行过程中同时对源操作数及源、目标操作数的链接关系进行读取，若某个源操作数出现错误时，则利用其对应的备份链接关系，读取与源操作数相同的备份数据进行后续的处理器操作。本发明公开的处理器结构通过动态维护数据备份链接关系表，充分利用了不同寄存器单元中的数据冗余备份，提高了处理器的可靠性。

主权项

一种基于主动链接备份数据的处理器容错结构，其特征在于，包括五级流水结构、流水控制模块、校验码编码模块、PC寄存器及增强型寄存器文件REF；五级流水结构包括取指模块IF、译码模块ID、执行模块EX、存储访问模块MA、自适应回写模块AWB及四组级间寄存器；五级流水结构中的五个模块通过级间寄存器FD、级间寄存器DE、级间寄存器EM和级间寄存器MW依次相连，其中取指模块IF位于五级流水结构首位，自适应回写模块AWB在末尾；自适应回写模块AWB的输出副本查询控制信号连接至译码模块ID，用于实现异常情况下源操作数的副本查询；自适应回写模块AWB的输出连接至PC寄存器的输入，用于实现处理器异常模式下指令PC的写操作；PC寄存器的输出指令PC连接至取指模块IF；PC寄存器的输出和副本查询控制信号共同实现处理器对冗余备份数据的查询、读取及使用；流水控制模块与级间寄存器FD、DE、EM和MW的使能端相连，用于根据处理器状态使能或禁止级间寄存器的采样；校验码编码模块根据纠检错编码规则，对输入数据进行编码，输出为输入数据及其校验码；校验码编码模块的输入来自自适应回写模块AWB，输出连接至增强型寄存器文件REF的写端口；增强型寄存器文件ERF具有四写五读共九个端口，每个端口均包含实现读写必须的控制信号；所有的读端口均与译码模块ID连接；译码模块ID首先检测其输入副本查询控制信号中的信号查询标志位是否有效；译码模块ID将五个读端口的反馈信息，副本查询控制信号中的信息及其它信息向级间寄存器DE传递；所述五个读端口的反馈信息包括第一、第二源操作数及校验码SP1、SP2，第一、第二源操作数副本信息SC1、SC2和目标操作数副本信息DC；级间寄存器DE在流水控制模块控制下，将上述译码模块ID的输出寄存后，输出至执行模块EX；执行模块EX包括具有检测和比较能力的增强型ALU，根据输入的第一、第二源操作数及校验码SP1、SP2对源操作数的正确性进行校验；同时根据第一、第二源操作数进行算术或逻辑运算得到作为运算结果的目标操作数，最终比较第一、第二源操作数和目标操作数是否相等，当数据相等且存储地址不同时，则输出支持备份的比较结果，否则输出不支持备份的比较结果；执行模块EX将第一、第二源操作数的两个比较结果CRA和CRB、目标操作数及其它未经处理的输入进一步输出至级间寄存器EM；级间寄存器EM在流水控制模块控制下，将上述执行模块EX的输出寄存后，输出至存储访问模块MA；存储访问模块MA，完成访问存存储器的操作，并向级间寄存器MW进一步传递该模块的输入；级间寄存器MW在流水控制模块控制下，将上述存储访问模块MA的输出寄存后，输出至自适应回写模块AWB；自适应回写模块AWB完成处理器内部的写操作，当源操作数不正确时，将目前指令的PC写入PC寄存器，同时对副本查询控制信号进行设置；当无异常存在时，完成增强型寄存器文件ERF的写操作。