[发明专利]芯片版图设计方法有效
| 申请号： | 201510853934.4 | 申请日： | 2015-11-30 |
| 公开（公告）号： | CN105373668B | 公开（公告）日： | 2018-06-19 |
| 发明（设计）人： | 周喆 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种芯片版图设计方法，包括如下步骤：步骤一、进行逻辑综合形成门级网表文件，逻辑综合包括如下分步骤：进行功能模块的划分；根据功能模块的不同选择对应的标准单元库；进行逻辑综合形成各功能模块对应的模块网表；对各模块网表进行集成形成逻辑集成项目网表；步骤二、根据各模块网表分别制作出对应的模块版图，产生各功能模块对应的Liberty模型和LEF文件；步骤三、由各功能模块对应的Liberty模型和LEF文件以及标准单元库作为项目版图设计的输入文件，根据逻辑集成项目网表制作出整个芯片数字电路的版图。本发明能实现在单芯片中集成多套标准单元库，提高单一芯片的性能。 1 | ||
| 搜索关键词： | 网表 标准单元库 逻辑综合 逻辑集成 芯片版图 门级网表文件 版图设计 单一芯片 输入文件 数字电路 单芯片 芯片 | ||
【主权项】：
1.一种芯片版图设计方法，其特征在于，用于实现在单芯片中集成多套标准单元库，逻辑设计形成芯片数字电路的原理图，在逻辑设计完成之后包括如下步骤：步骤一、进行逻辑综合形成门级网表文件；所述逻辑综合包括如下分步骤：步骤11、对逻辑设计的芯片数字电路进行功能模块的划分；步骤11中根据面积、速度和功耗的要求不同将所述芯片数字电路划分成多个相应的所述功能模块；步骤12、根据功能模块的不同选择对应的标准单元库；步骤12中根据各所述功能模块的对面积、速度和功耗的要求不同选择对应的所述标准单元库；步骤13、分别根据对应的标准单元库对各所述功能模块进行逻辑综合形成各所述功能模块对应的模块网表；步骤14、对各所述功能模块对应的模块网表进行集成形成整个芯片数字电路的逻辑集成项目网表；步骤二、根据步骤一形成的各所述模块网表分别制作出各所述功能模块所对应的模块版图；从各所述模块版图中分别产生各所述功能模块对应的Liberty模型和LEF文件；步骤三、由步骤二中产生的各所述功能模块对应的Liberty模型和LEF文件以及步骤一中选定的各所述功能模块的标准单元库作为项目版图设计的输入文件，根据所述逻辑集成项目网表制作出整个芯片数字电路的版图，该整个芯片数字电路的版图集成了多套标准单元库。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510853934.4/，转载请声明来源钻瓜专利网。
