[发明专利]一种基于国产龙芯处理器间互连的计算机故障容错装置有效
申请号: | 201510854445.0 | 申请日: | 2015-11-30 |
公开(公告)号: | CN106815093B | 公开(公告)日: | 2020-08-21 |
发明(设计)人: | 黄晨;施清平;白健;安雪岩;罗一丹;汪文明;易航;张利彬 | 申请(专利权)人: | 北京宇航系统工程研究所;中国运载火箭技术研究院 |
主分类号: | G06F11/14 | 分类号: | G06F11/14 |
代理公司: | 核工业专利中心 11007 | 代理人: | 吕岩甲 |
地址: | 100076 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及地面核心信息控制设备的主控单元技术领域,具体涉及一种基于国产龙芯处理器间互连的计算机故障容错装置。本发明技术方案利用国产龙芯3A多核处理器特有的级间互连接口,以及HT总线的高速双向、串行点对点、包交换、虚通道、乱序执行等特有技术,实现了双机数据状态共享的同步一致和握手互检的故障检测。本发明将有效弥补国产通用处理器可靠性和资源发挥的不足,通过对系统功能的冗余备份及故障容错设计,全面提升信息系统中核心主控单元的安全性、可靠性及测试性,有力确保信息系统国产化建设后的工作性能与适用性。 | ||
搜索关键词: | 一种 基于 国产 处理器 互连 计算机 故障 容错 装置 | ||
【主权项】:
一种基于国产龙芯处理器间互连的计算机故障容错装置,其特征在于,该装置包括主计算机系统模块和从计算机系统模块;主计算机系统模块和从计算机系统模块都包括:CPU单元、北/南桥单元、存储单元、接口单元、供电单元;CPU单元包括龙芯3A多核处理器,主计算机系统模块的CPU单元和从计算机系统模块的CPU单元通过HT总线接口实现互连;存储单元包括内存、启动ROM和硬盘;龙芯3A多核处理器集成2组独立的HT总线接口,HT0总线接口和HT1总线接口,主计算机系统模块CPU单元的龙芯3A多核处理器HT0总线接口与从计算机系统模块CPU单元的龙芯3A多核处理器HT0总线接口连接,实现主计算机系统模块和从计算机系统模块的互连;HT1总线接口与北/南桥单元的HT总线接口相连接,龙芯3A多核处理器未使用管脚通过电阻下拉。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京宇航系统工程研究所;中国运载火箭技术研究院,未经北京宇航系统工程研究所;中国运载火箭技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510854445.0/,转载请声明来源钻瓜专利网。