[发明专利]智能功率模块和空调器

摘要

本发明提供了一种智能功率模块和空调器，智能功率模块包括：三相上桥臂信号输入端、三相下桥臂信号输入端、三相低电压参考端和电流检测端；HVIC管，其上设置有分别连接至所述三相上桥臂信号输入端和所述三相下桥臂信号输入端的接线端，以及对应于电流检测端的第一端口；三相低电压参考端和电流检测端均连接至采样电阻的第一端，采样电阻的第二端连接至智能功率模块的低压区供电电源负端；自调整电路的输入端连接至所述第一端口，自调整电路的输出端作为HVIC管的使能端；其中，自调整电路在输入信号的电压值高于预定值且持续预定时长时，输出第一电平的使能信号，以禁止HVIC管工作；否则，输出第二电平的使能信号，以允许HVIC管工作。

主权项

1.一种智能功率模块，其特征在于，包括：三相上桥臂信号输入端、三相下桥臂信号输入端、三相低电压参考端和电流检测端；HVIC管，所述HVIC管上设置有分别连接至所述三相上桥臂信号输入端和所述三相下桥臂信号输入端的接线端，以及对应于所述电流检测端的第一端口，所述第一端口通过连接线与所述电流检测端相连；采样电阻，所述三相低电压参考端和所述电流检测端均连接至所述采样电阻的第一端，所述采样电阻的第二端连接至所述智能功率模块的低压区供电电源负端；自调整电路，所述自调整电路的供电电源正极和负极分别连接至所述智能功率模块的低压区供电电源正端和负端，所述自调整电路的输入端连接至所述第一端口，所述自调整电路的输出端作为所述HVIC管的使能端；其中，所述自调整电路在输入信号的电压值高于预定值且持续预定时长时，输出第一电平的使能信号，以禁止所述HVIC管工作；否则，输出第二电平的使能信号，以允许所述HVIC管工作；所述第一电平的使能信号是低电平信号，所述第二电平的使能信号是高电平信号；所述自调整电路包括：输入电路，所述输入电路的供电电源正极和负极分别作为所述自调整电路的供电电源正极和负极，所述输入电路的输入端作为所述自调整电路的输入端；串联连接的第一电阻和第二电阻，所述第一电阻和所述第二电阻串联连接后的一端连接至所述输入电路的供电电源正极，另一端连接至第一NMOS管的漏极和栅极，所述第一NMOS管的衬底与源极相连后连接至所述输入电路的供电电源负极；第二NMOS管，所述第二NMOS管的衬底与源极相连后连接至所述输入电路的供电电源负极，所述第二NMOS管的栅极连接至所述第一NMOS管的栅极；第一PMOS管，所述第一PMOS管的衬底与源极相连后连接至所述输入电路的供电电源正极，所述第一PMOS管的漏极和栅极连接至所述第二NMOS管的漏极；第二PMOS管，所述第二PMOS管的衬底与源极相连后连接至所述输入电路的供电电源正极，所述第二PMOS管的栅极连接至所述第一PMOS管的栅极；稳压二极管，所述稳压二极管的阳极连接至所述输入电路的供电电源负极，所述稳压二极管的阴极连接至所述第二PMOS管的漏极；串联连接的第三电阻和第四电阻，所述第三电阻和所述第四电阻串联连接后的一端连接至所述稳压二极管的阴极，另一端连接至第三NMOS管的漏极和栅极，所述第三NMOS管的衬底与源极相连后连接至所述输入电路的供电电源负极；第四NMOS管，所述第四NMOS管的衬底与源极相连后连接至所述输入电路的供电电源负极，所述第四NMOS管的栅极连接至所述第三NMOS管的栅极；第三PMOS管，所述第三PMOS管的衬底与源极相连后连接至所述稳压二极管的阴极，所述第三PMOS管的漏极和栅极连接至所述第四NMOS管的漏极；第四PMOS管，所述第四PMOS管的衬底与源极相连后连接至所述稳压二极管的阴极，所述第四PMOS管的栅极连接至所述第三PMOS管的栅极；第一非门，所述第一非门的输入端连接至所述输入电路的输出端，所述第一非门的输出端连接至第五NMOS管的栅极，所述第五NMOS管的衬底与源极相连后连接至所述输入电路的供电电源负极，所述第五NMOS管的漏极连接至所述第四PMOS管的漏极；电容元件，并联在所述第五NMOS管的漏极与源极之间；第二非门，所述第二非门的输入端连接至所述第五NMOS管的漏极，所述第二非门的输出端连接至第六NMOS管的栅极，所述第六NMOS管的衬底与源极相连后连接至所述输入电路的供电电源负极；第五PMOS管，所述第五PMOS管的衬底与源极相连后连接至所述输入电路的供电电源正极，所述第五PMOS管的漏极连接至所述第六NMOS管的漏极；第六PMOS管，所述第六PMOS管的衬底与源极相连后连接至所述输入电路的供电电源正极，所述第六PMOS管的栅极连接至所述第六NMOS管的漏极；第三非门，所述第三非门的输入端连接至所述第二非门的输出端，所述第三非门的输出端连接至第七NMOS管的栅极，所述第七NMOS管的衬底与源极相连后连接至所述输入电路的供电电源负极，所述第七NMOS管的漏极连接至所述第五PMOS管的栅极和所述第六PMOS管的漏极；输出电路，所述输出电路的供电电源正极和负极分别连接至所述输入电路的供电电源正极和负极，所述输出电路的输入端连接至所述第七NMOS管的漏极，所述输出电路的输出端作为所述自调整电路的输出端。