[发明专利]一种Powerlink和6LoWPAN的网关

摘要

本发明涉及一种Powerlink和6LoWPAN的网关。其技术方案是：Powerlink总线收发器(1)与ARM中央控制器(3)双向相连，Internet总线收发器(2)与ARM中央控制器(3)双向相连，ARM中央控制器(3)与6LoWPAN边界路由器(4)双向相连，ARM中央控制器(3)与6LoWPAN边界路由器(4)的通信遵循SLIP通信协议。所述ARM中央控制器(3)中的ARM处理器单元(32)装有Powerlink和6LoWPAN协议转换软件；所述6LoWPAN边界路由器(4)中的射频SOC芯片(42)装有6LoWPAN边界路由软件。本发明具有通用性强和成本低的特点，能将不同的网络有效地融合在一起，适用于智能化企业和加工车间。

主权项

一种Powerlink和6LoWPAN的网关，其特征在于所述网关包括Powerlink总线收发器(1)、Internet总线收发器(2)、ARM中央控制器(3)和6LoWPAN边界路由器(4)；Powerlink总线收发器(1)与ARM中央控制器(3)双向相连，Internet总线收发器(2)与ARM中央控制器(3)双向相连，ARM中央控制器(3)与6LoWPAN边界路由器(4)双向相连，ARM中央控制器(3)与6LoWPAN边界路由器(4)的通信遵循SLIP通信协议；所述ARM中央控制器(3)与Powerlink网络(5)通过IPV4通信协议通信，ARM中央控制器(3)为Powerlink网络(5)内每个Powerlink设备映射一个IPV6地址，所述ARM中央控制器(3)与Internet网络(6)通过IPV6通信协议通信，所述6LoWPAN边界路由器(4)与6LoWPAN网络(7)通过6LoWPAN无线通信协议通信；所述ARM中央控制器(3)由第一电源模块(31)、ARM处理器单元(32)、第一时钟模块(33)、第一复位模块(34)、RAM存储单元(35)和ROM存储单元(36)组成；第一电源模块(31)的电压输出端Vcc_1、Vcc_2和Vcc_3与ARM处理器单元(32)的电压输入端Vcc_MPU、ROM存储单元(36)的电压输入端Vcc_2和RAM存储单元(35)的电压输入端Vcc_3对应连接，第一电源模块(31)的地线端GND分别与ARM处理器单元(32)的地线端GND、ROM存储单元(36)的地线端GND和RAM存储单元(35)的地线端GND连接；ARM处理器单元(32)的时钟输入端CLK与第一时钟模块(33)的时钟输出端CLK连接，ARM处理器单元(32)的复位输入端Reset与第一复位模块(34)的复位输出端Reset端连接，ARM处理器单元(32)的DDR总线接口与RAM存储单元(35)的DDR总线接口连接，ARM处理器单元(32)的MMC总线接口与ROM存储单元(36)的MMC总线接口连接；ARM处理器单元(32)装有Powerlink和6LoWPAN协议转换软件；ARM处理器单元(32)的MII1总线接口与Powerlink总线收发器(1)的MII1总线接口连接；ARM处理器单元(32)的MII2总线接口与Internet总线收发器(2)的MII2总线接口连接，ARM处理器单元(32)的UART总线接口与6LoWPAN边界路由器(4)的UART总线接口连接；所述6LoWPAN边界路由器(4)由第二电源模块(41)、射频SOC芯片(42)、天线模块(43)、第二时钟模块(44)和第二复位模块(45)组成；第二电源模块(41)的电压输出端Vcc和地线端GND与射频SOC芯片(42)的电压输入端Vcc_Soc和地线端GND对应连接；射频SOC芯片(42)的射频信号正极性端RF_P和射频信号负极性端RF_N与天线模块(43)的射频信号正极性端RF_P和射频信号负极性端RF_N对应连接，射频SOC芯片(42)的时钟输入端CLK与第二时钟模块(44)的时钟输出端CLK连接，射频SOC芯片(42)的复位输入端Reset与第二复位模块(45)的复位输出端Reset连接；射频SOC芯片(42)装有6LoWPAN边界路由软件；射频SOC芯片(42)的UART总线接口与ARM中央控制器(3)的UART总线接口连接。