[发明专利]基于ARM的嵌入式实时EtherCAT主站构建方法有效
申请号: | 201510870564.5 | 申请日: | 2015-12-02 |
公开(公告)号: | CN106814657B | 公开(公告)日: | 2019-02-15 |
发明(设计)人: | 韩文泽;刘德阳;葛军;姜雪;赵红丹;李敬新 | 申请(专利权)人: | 沈阳高精数控智能技术股份有限公司 |
主分类号: | H04L12/40 | 分类号: | H04L12/40;G05B19/042 |
代理公司: | 沈阳科苑专利商标代理有限公司 21002 | 代理人: | 徐丽 |
地址: | 110168 辽宁*** | 国省代码: | 辽宁;21 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及基于ARM的嵌入式实时EtherCAT主站构建方法,通过CPU与ARM共用FPGA内存,实现CPU与ARM之间的数据通讯,包括以下步骤:主站进行初始化;CPU发送控制指令至FPGA的内存中,ARM从FPGA中获取控制指令与从站进行周期性通讯或非周期性通讯。本发明节约成本。本发明使用LPC4330高性能嵌入式处理器,可在原有PCI总线基础上进行更改,相比于传统基于工业PC机实现EtherCAT主站更具有成本优势。本发明实现的嵌入式EtherCAT主站可以直接集成在嵌入式系统中使用,无需修改原有数控系统软件。减轻主机运算任务,降低CPU使用率,提升运行速度。本发明实现的嵌入式EtherCAT主站可以分担由协议产生的分布时钟、状态机以及帧运算等所产生的程序任务。 | ||
搜索关键词: | 基于 arm 嵌入式 实时 ethercat 构建 方法 | ||
【主权项】:
1.基于ARM的嵌入式实时EtherCAT主站构建方法,其特征在于通过CPU与ARM共用FPGA内存,实现CPU与ARM之间的数据通讯,包括以下步骤:主站进行初始化;CPU发送控制指令至FPGA的内存中,ARM从FPGA中获取控制指令与从站进行周期性通讯或非周期性通讯;所述主站进行初始化具体为ARM从FPGA中获取从站信息,装载初始化命令、通过状态机进行初始化,包括:进入初始化状态:ARM检测从站个数;如果个数与设定值不同,则重复检测从站个数;如相同,则执行初始化状态向预运行状态转化步骤;初始化状态向预运行状态转化:主站配置从站站点地址;配置邮箱通道参数;若收到从站返回的状态帧为预运行状态,则主站进入预运行状态,否则返回初始化状态向预运行状态转化步骤;预运行状态:检测FPGA中CPU发送的状态命令,若状态命令值表示预运行状态,则返回检测FPGA步骤;否则,进入预运行状态向安全运行状态转化步骤;预运行状态向安全运行状态转化:多次发送初始化分布时钟命令帧至从站、初始化从站邮箱、配置SM通道、配置FMMU,若收到从站返回的状态帧为安全运行状态,则主站进入安全运行状态,否则返回预运行状态向安全运行状态转化步骤;安全运行状态:检测FPGA中CPU发送的状态命令,若状态命令值表示安全运行状态,则返回检测FPGA步骤;否则,进入安全运行状态向运行状态转化步骤;安全运行状态向运行状态转化:使能周期性通讯;所述收到从站返回的状态帧包括以下步骤:当ARM收到从站返回的状态帧,如果是ECT帧,则通过该帧索引值判断该帧是否为周期性数据;如果是周期性数据,则根据该帧类型的寻址方式对FPGA进行写入操作;如果不是周期性数据,则根据该帧的读取从站寄存器类型采集从站信息;所述根据该帧类型的寻址方式对FPGA进行写入操作包括:当该帧类型为逻辑寻址读时,则读取反馈数据存入FPGA中相应地址区域并检查工作计数器,若工作计数器值与设定值不符,即为错误,则将错误标志位存入FPGA中相应地址区域;当该帧类型为逻辑寻址写时,则只检查工作计数器,若工作计数器值错误,则将相应错误标志位存入FPGA中相应地址区域;当该帧类型为广播寻址读时,则检查从站状态,若状态值错误,则将相应错误标志位存入FPGA中相应地址区域;另外,检查工作计数器,若工作计数器值错误,则将错误标志位存入FPGA中相应地址区域;当该帧类型为多重读写时,则读取参考时钟系统时间并转发给从站。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于沈阳高精数控智能技术股份有限公司,未经沈阳高精数控智能技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510870564.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种智能做菜设备
- 下一篇:一种基于CAN总线的转向角传感器采集电路