[发明专利]高速数据接口主机端控制器在审
| 申请号： | 201510894510.2 | 申请日： | 2015-12-07 |
| 公开（公告）号： | CN105512071A | 公开（公告）日： | 2016-04-20 |
| 发明（设计）人： | 王万丰;冀晓亮;惠志强;侯慧瑛 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38 |
| 代理公司： | 北京汇泽知识产权代理有限公司 11228 | 代理人： | 张瑾 |
| 地址： | 201203 上海市浦东新*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 低数据抖动的主机端控制器，以逻辑物理层提供低速数据，经由跨时域数据传输模块交由电子物理层转换为高速数据传递至外部装置。该电子物理层操作用的时钟信号还传递至该逻辑物理层，使该逻辑物理层据以提供所述第一低速数据。该跨时域数据传输模块根据逻辑物理层端时钟读入该逻辑物理层为该外部装置提供的低速数据，并根据电子物理层端时钟输出所述第一低速数据至该电子物理层。 | ||
| 搜索关键词： | 高速 数据 接口 主机 控制器 | ||
【主权项】：
一种高速数据接口主机端控制器，其特征在于，包括：逻辑物理层以及电子物理层，其中，该逻辑物理层提供第一低速数据，再由该电子物理层转换为第一高速数据，并传递至第一外部装置，且该电子物理层操作用的时钟信号还传递至该逻辑物理层，使该逻辑物理层据以提供所述第一低速数据；以及跨时域数据传输模块，耦接于所述逻辑物理层与所述电子物理层之间，根据逻辑物理层端时钟读入该逻辑物理层为该第一外部装置提供的所述第一低速数据，并根据电子物理层端时钟输出所述第一低速数据至该电子物理层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510894510.2/，转载请声明来源钻瓜专利网。
- 上一篇：带电子日历的计算器
- 下一篇：用于处理输入输出操作请求的方法和装置
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
