[发明专利]一种数字信号幅度和相位校准方法及系统

摘要

本发明提供了一种数字信号幅度和相位校准方法和系统，先对获取的A/D的数据进行混频与低通滤波，再进行校准值序列组的计算，再针对校准值序列组进行平滑的滤波操作，最终分别取平滑滤波操作后每个校准值序列的第N个值，对平滑滤波的结果进行自适应搜索，寻找满足要求的最终校正因子，并将校准因子发给单片机，当需要进行校准时，单片机在将数组发送给FPGA的校正模块，对数字信号进行幅度与相位的校正，得到的校准值更能精确地包含模拟通道的幅度误差与相位误差；此外，由于通过单机片存储数据，从而极大的降低了存储与传输数据量。

主权项

1.一种数字信号幅度和相位校准方法，其特征在于，包括下述步骤：步骤S110：获取A/D数据X(n)，X(n)＝[x1(n),x2(n),...,xN(n)]′，n的值取为不小于0的正整数；步骤S120：对所述A/D数据X(n)进行混频，得到同相支路XI(n)与正交支路XQ(n)，其中，XI(n)＝X(n)cos(2πfcn/fs)，XQ(n)＝X(n)sin(2πfcn/fs)，X1(n)＝XI(n)+jXQ(n)，fc表示的数字中频频率，fs表示数字采样频率；步骤S130：对所述同相支路XI(n)与正交支路XQ(n)分别进行低通滤波；步骤S140：根据低通滤波后的结果计算校准值序列组M，M＝[A；θ]，其中：D(1,n)＝(XI(1,n)+jXQ(1,n))/(XI(1,n)+jXQ(1,n))D(2,n)＝(XI(2,n)+jXQ(2,n))/(XI(1,n)+jXQ(1,n))D(N,n)＝(XI(N,n)+jXQ(N,n))/(XI(1,n)+jXQ(1,n))A(n)＝|D(n)|θ(n)＝atan2(imag_D(n),real_D(n))real_D表示D的实部，imag_D表示D的虚部；步骤S150：对所述校准值序列组M进行平滑滤波，得到初始校正因子m0，m0＝[α0；amp0]，其中，m0前N行组成的列向量α0表示相位误差，后N行组成的列向量amp0表示幅度误差；步骤S150中，对所述校准值序列组M进行平滑滤波，得到初始校正因子m0，m0＝[α0；amp0]，具体包括下述步骤：选取校准值序列组M中的N0+1列，与cof进行卷积运算，选取卷积结果的第N0+1作为初始校正因子，记为：m0＝[α0；amp0]，其中，cof＝[1,1,1,...,1]/N0，cof的长度为N0；步骤S160：对所述初始校正因子m0进行自适应搜索，寻找满足条件的最终校正因子α，基于所述最终校正因子α获取m，并存储于单片机中，步骤S160中，对所述初始校正因子m0进行自适应搜索，寻找满足条件的最终校正因子α并存储于单机片中，具体包括下述步骤：步骤S161：存储X1的前N2列，得到B；步骤S162：对m0进行自适应搜索，包括：step1：定义a1＝amp0(2)[cos(m1)+jsin(m1)]，a2＝amp0(2)[cos(m2)+jsin(m2)]，其中，m1＝α0(2)，m2＝α0(2)+s；step2：分别用B中第二行每一个元素乘以a1，并将得到的结果与B中第一行的相同列元素相减，并取绝对值，最终将所有的数进行累加得到；分别用B中第二行每一个元素乘以a1，并将得到的结果与B中第一行的相同列元素相减，并取绝对值，最终将所有的数进行累加得到sum_2；step3：如果sum_1减去sum_2的绝对值小于门限T，则将a1的值赋给m(2)，停止搜索；否则进行step4；step4：如果sum_1sum_2，则m1＝m2，s＝2s，m2＝α0(2)+s，跳入step2；step5：重复上述步骤，对余下的通道信号进行搜索，最终得到最终校正因子α步骤S163：令amp＝amp0，m＝[α；amp]，并将m送往单片机进行存储；步骤S170：所述单片机将所述m以二进制形式传输至FPGA，实现对数字信号的幅度与相位校正。