[发明专利]存储器元件及其制造方法

摘要

本发明提供了一种存储器元件的制造方法，此存储器元件可配置为三维与非闪存。存储器元件包括多个导电条带叠层，导电条带叠层包括具有侧壁的多个偶数叠层与多个奇数叠层。叠层中部分的导电条带可配置来作为字线。多个数据存储结构配置于偶数叠层与奇数叠层的侧壁上。介于导电条带的相对应偶数叠层与奇数叠层之间的主动柱状体包括偶数半导体膜与奇数半导体膜，于叠层间沟槽的底部连接，并具有外表面与内表面。外表面接触于对应偶数叠层与奇数叠层的侧壁上的数据存储结构，形成存储单元所构成的三维阵列；内表面以可包括一间隙的绝缘结构分隔。半导体膜可为具有U型电流路径的薄膜。

主权项

1.一种存储器元件的制造方法，其特征在于，包括：形成具有多个侧壁的第一导电条带叠层及第二导电条带叠层，该第一导电条带叠层及该第二导电条带叠层包括通过多个绝缘材料层所分开的多个导电材料层，该第一导电条带叠层及该第二导电条带叠层通过一沟槽所分开；形成一存储层于该第一导电条带叠层及该第二导电条带叠层的该些侧壁上，该存储层具有一外表面及一内表面，该存储层的该外表面配置于该第一导电条带叠层及该第二导电条带叠层之上，该存储层的该内表面相对于该存储层的该外表面；形成一半导体材料层于该存储层之上，该半导体材料层具有一外表面及一内表面，该半导体材料层的该外表面配置于该存储层的该内表面上，该半导体材料层的该内表面相对于该半导体材料层的该外表面；形成一第一介电材料接触于该半导体材料层的该内表面，该第一介电材料填充于该第一导电条带叠层与该第二导电条带叠层之间的由该存储层及该半导体材料层形成内衬的该沟槽；在形成该第一导电条带叠层及该第二导电条带叠层、该存储层、该半导体材料层及该第一介电材料之后：穿透该第一介电材料、该半导体材料层及该存储层刻蚀一第一图案，其中(i)通过移除一第一垂直通道膜的相对两侧上的部分该半导体材料层的一第一部分，该第一图案由该半导体材料层的该第一部分定义该第一垂直通道膜，该半导体材料层的该第一部分邻接于与该第一导电条带叠层接触的该存储层的一第一部分，(ii)通过移除一第二垂直通道膜的相对两侧上的部分该半导体材料层的一第二部分，该第一图案由该半导体材料层的该第二部分定义该第二垂直通道膜，该半导体材料层的该第二部分邻接于与该第二导电条带叠层接触的该存储层的一第二部分，(iii)该第一图案留下位于该第一垂直通道膜与该第二垂直通道膜之间的该第一介电材料；以及在刻蚀该第一图案之后，移除位于该第一垂直通道膜与该第二垂直通道膜之间的该第一介电材料。