[发明专利]数据包解码系统及方法有效
| 申请号： | 201510906840.9 | 申请日： | 2015-12-09 |
| 公开（公告）号： | CN105553611B | 公开（公告）日： | 2018-12-11 |
| 发明（设计）人： | 沈松剑;杨杰林 | 申请（专利权）人： | 豪威科技（上海）有限公司 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00;G06F13/40 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 余毅勤 |
| 地址： | 201210 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种数据包解码系统及方法，其中，所述数据包解码系统用于对数据包进行解码，包括：管道解码模块、第一存储模块和第二存储模块；所述管道解码模块同时将多输入通道数据包分离成控制信号包和数据信号包，并将所述控制信号包存储在所述第一存储模块上，所述数据信号包存储在所述第二存储模块上。将数据包中的控制信号包和数据信号包分离出来，分别存储，即将所述控制信号包存储在所述第一存储模块上，所述数据信号包存储在所述第二存储模块上，然后再分别发送，提高了数据解码的速度。当所述管道解码模块的工作时钟大于等于145.75MHz时，即可使得中低端FPGA芯片上的数据传输速率达到5830Mbps。 | ||
| 搜索关键词： | 数据包 解码 系统 方法 | ||
【主权项】：
1.一种数据包解码系统，用于对数据包进行解码，其特征在于，包括：管道解码模块、第一存储模块和第二存储模块；所述管道解码模块同时将多输入通道数据包分离成控制信号包和数据信号包，并将所述控制信号包存储在所述第一存储模块上，所述数据信号包存储在所述第二存储模块上；所述管道解码模块设置有多级并行管道，最后一级管道将所述控制信号包存储在所述第一存储模块上，所述数据信号包存储在所述第二存储模块上，其他每级管道对一定区域段的数据包进行标记。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于豪威科技（上海）有限公司，未经豪威科技（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510906840.9/，转载请声明来源钻瓜专利网。
