[发明专利]三维集成电路芯片及其电源网络布局方法在审
| 申请号： | 201510911851.6 | 申请日： | 2015-12-11 |
| 公开（公告）号： | CN105550432A | 公开（公告）日： | 2016-05-04 |
| 发明（设计）人： | 俞大立;方晓东;柳雅琳 | 申请（专利权）人： | 格科微电子(上海)有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种三维集成电路芯片及其电源网络布局方法，所述方法包括：提供彼此连通的至少两层芯片；于所述至少两层芯片中的顶层芯片上设置重布线层，所述重布线层与所述顶层芯片的中间区域连通；将所述重布线层与外部电源连通。本发明的三维集成电路芯片及其电源网络布局方法，于顶层芯片上设置重布线层，通过重布线层将外部电源引入顶层芯片的中间区域，其它芯片再通过位于中间区域的硅通孔从顶层芯片获取电源供应，由于不必受限于顶层芯片本身的厚度和面积，不占用顶层芯片的绕线资源，重布线层上的导线厚度、宽度可以设计的很大，从而大大减少导线上的电阻，这样顶层芯片的供电效果将大大改善，从而提高整颗3DIC芯片的电源表现。 | ||
| 搜索关键词： | 三维集成电路 芯片 及其 电源 网络 布局 方法 | ||
【主权项】：
一种三维集成电路芯片的电源网络布局方法，其特征在于，包括：提供彼此连通的至少两层芯片；于所述至少两层芯片中的顶层芯片上设置重布线层，所述重布线层与所述顶层芯片的中间区域连通；将所述重布线层与外部电源连通。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格科微电子(上海)有限公司，未经格科微电子(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510911851.6/，转载请声明来源钻瓜专利网。
