[发明专利]一种8PSK解调区域型译码方法

摘要

本发明公开了一种8PSK解调区域型译码方法。若满足条件： BIT 2 2*Q > 5*I && 5*Q < -2*I || 2*Q < 5*I && 5*Q > -2*I => ‘0’；bit2位的值编码为“0”，否则编码为“1”；若满足条件：BIT 1 2*Q > -5*I => ‘0’； bit1位的值编码为“0”，否则编码为“1”；若满足条件：BIT 0 5*Q > 2*I => ‘0’；bit1位的值编码为“0”，否则编码为“1”。本方法不需要大量的计算，仅占用极少的硬件资源，减少了成本。明显减少了乘法器和加法器、比较器的使用，降低了对FPGA的要求，提高了系统反应速度。

主权项

一种8PSK解调区域型译码方法，其特征在于，在FPGA上完成8PSK解调的编码译码过程，若满足条件：2倍Q路的输出值大于5倍的I路的输出值，而且5倍的Q路输出值小于负的两倍的I路的输出值时，或者满足条件：2倍Q路的输出值小于5倍的I路的输出值，而且5倍的Q路输出值大于负的两倍的I路的输出值时，bit2位的值编码为“0”，即方程式为：BIT 2  2*Q > 5*I && 5*Q < ‑2*I   ||    2*Q < 5*I && 5*Q > ‑2*I  => ‘0’；若不满足条件：2倍Q路的输出值大于5倍的I路的输出值，而且5倍的Q路输出值小于负的两倍的I路的输出值时，或者不满足条件：2倍Q路的输出值小于5倍的I路的输出值，而且5倍的Q路输出值大于负的两倍的I路的输出值时，bit2位的值编码为“1”，即方程式为： BIT 2  2*Q > 5*I && 5*Q < ‑2*I   ||    2*Q < 5*I && 5*Q > ‑2*I  => ‘1’；若满足条件：2倍Q路的输出值大于负5倍的I路的输出值时bit1位的值编码为“0”，即方程式为：BIT 1  2*Q > ‑5*I  => ‘0’；若不满足条件：2倍Q路的输出值大于负5倍的I路的输出值时bit1位的值编码为“1”；即方程式为：BIT 1  2*Q > ‑5*I  => ‘1’；若满足条件：5倍Q路的输出值大于2倍的I路的输出值时bit1位的值编码为“0”，即方程式为： BIT 0   5*Q > 2*I    => ‘0’；若不满足条件：5倍Q路的输出值大于2倍的I路的输出值时bit1位的值编码为“1”，即方程式为：     BIT 0   5*Q > 2*I    => ‘1’。