[发明专利]一种分时复用硬件资源的信号子空间分解的FPGA实现模块及其FPGA实现方法

摘要

本发明公开了一种分时复用硬件资源的信号子空间分解的FPGA实现模块及其FPGA实现方法，其特征是包括自动排序的过关Jacobi算法单元和空间信号源数目估计计算单元；自动排序的过关Jacobi算法单元用于获得N阶的对角矩阵；空间信号源数目估计计算单元用于获得信号源的数目估计值。本发明能在满足速度要求的前提下，实现分时复用FPGA中的同一组硬件结构，从而节约硬件资源并提高灵活性，进而实现MUSIC算法中信号子空间分解的准确、快速计算。

主权项

一种分时复用硬件资源的信号子空间分解的FPGA实现模块，其特征是包括：自动排序的过关Jacobi算法单元和空间信号源数目估计计算单元；所述自动排序的过关Jacobi算法单元读取空间信号源对应的N阶协方差矩阵Α＝[a_pq]_n×n并进行运算，获得N阶的对角矩阵Α_k；所述对角矩阵Α_k的主对角线上的元素为所述N阶协方差矩阵Α的特征值λ₁,λ₂,…,λ_p,…,λ_q,…,λ_n；且λ₁,λ₂,…,λ_p,…,λ_q,…,λ_n按降序排列；1≤p≤n；1≤q≤n；p≠q；所述空间信号源数目估计计算单元将所述特征值λ₁,λ₂,…,λ_p,…,λ_q,…,λ_n作为源操作数并进行运算，获得2n个运算结果，包括n个特征值和的对数ln_sum₁,ln_sum₂,…,ln_sum_n及n个特征值积的对数ln_acc₁,ln_acc₂,…,ln_acc_n；再利用等价变换的AIC准则法对所述2n个运算结果进行运算，获得一个先递减后递增的AIC序列AIC₁,AIC₂,…,AIC_p,…,AIC_q,…,AIC_n；从所述AIC序列AIC₁,AIC₂,…,AIC_p,…,AIC_q,…,AIC_n中选出一个最小值，以最小值所对应的下标并减去1即为信号源的数目估计值num。