[发明专利]一种PTP和SYNC-E融合的时频同步方法在审
| 申请号： | 201510974724.0 | 申请日： | 2015-12-22 |
| 公开（公告）号： | CN105634637A | 公开（公告）日： | 2016-06-01 |
| 发明（设计）人： | 蒲南江;黄成 | 申请（专利权）人： | 大唐电信（成都）信息技术有限公司 |
| 主分类号： | H04J3/06 | 分类号： | H04J3/06 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 刘强 |
| 地址： | 610000 四川省成都*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种PTP和SYNC-E融合的时频同步方法，以太网MAC层功能、PTP协议栈处理、PHY接口逻辑和PHY时钟生成、获取工作均在FPGA内部完成，MASTER端的高精度时钟经过PLL倍频处理后作为千兆PHY的发送时钟TXCLK，用来发送PTP报文；SLAVE端一方面从物理层恢复提取发送时钟TXCLK，另一方面接收来自MASTER端的PTP报文；这样就在一组PHY之间同时完成时间和频率的同步传输，而且PTP和SYNC-E的时间信息和频率信息基准都来自同一个时间源。通过本发明提出的技术方案，可以实现在单个模块上同时支持PTP和SYNC-E功能，PTP精度可以达到80ns，SYNC-E精度可以达到100ns。 | ||
| 搜索关键词： | 一种 ptp sync 融合 同步 方法 | ||
【主权项】：
一种PTP和SYNC‑E融合的时频同步方法，其特征在于，以太网MAC层功能、PTP协议栈处理、PHY接口逻辑和PHY时钟生成、获取工作均在FPGA内部完成，MASTER端的高精度时钟经过PLL倍频处理后作为千兆PHY的发送时钟TXCLK，用来发送PTP报文；SLAVE端一方面从物理层恢复提取发送时钟TXCLK，另一方面接收来自MASTER端的PTP报文；这样就在一组PHY之间同时完成时间和频率的同步传输，而且PTP和SYNC‑E的时间信息和频率信息基准都来自同一个时间源。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于大唐电信（成都）信息技术有限公司，未经大唐电信（成都）信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510974724.0/，转载请声明来源钻瓜专利网。
