[发明专利]一种倒装高压LED芯片电极及芯片制造方法有效

专利信息
申请号: 201510975827.9 申请日: 2015-12-22
公开(公告)号: CN105449084B 公开(公告)日: 2018-06-29
发明(设计)人: 李文忠;马云;方允樟;金林枫;叶慧群 申请(专利权)人: 浙江师范大学
主分类号: H01L33/52 分类号: H01L33/52;H01L33/62;H01L33/64;H01L33/60;H01L33/00
代理公司: 杭州华鼎知识产权代理事务所(普通合伙) 33217 代理人: 施少锋
地址: 321004 浙江省*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种倒装高压LED芯片电极及芯片制造方法,包括衬底和外延层,外延层包括P型氮化镓层、量子阱区和N型氮化镓层,外延层上设置有彼此独立的单元芯片,每个单元芯片形成图案化的P型氮化镓平台和N型氮化镓平台,两组以上单元芯片构成一个高压芯片单元,P型氮化镓平台和N型氮化镓平台均采用金属电极互联,金属电极包括P型金属反射电极、P‑N互联电极、N型金属电极以及焊盘电极,P型氮化镓平台到N型氮化镓平台的侧壁以及单元芯片互联的深槽区均采用DBR结构连接。本发明提高芯片的出光率以及增大封装芯片焊盘的接触面积,增强稳定性,减少电流从聚效应,而且实现无线焊接,散热效果好,有利于减少成本,降低光衰。
搜索关键词: 单元芯片 外延层 高压LED芯片 金属电极 芯片制造 电极 倒装 互联 彼此独立 反射电极 封装芯片 高压芯片 焊盘电极 互联电极 量子阱区 散热效果 出光率 深槽区 图案化 侧壁 衬底 光衰 焊盘 两组 焊接 芯片
【主权项】:
1.一种倒装高压LED芯片的制备方法,所述倒装高压LED芯片包括衬底和外延层,所述衬底位于所述外延层的下方,所述衬底的材料为AL2O3、SiC、Si或金属,所述衬底的背面设置有图案化结构,所述外延层包括P型氮化镓层、量子阱区和N型氮化镓层,所述量子阱区位于所述P型氮化镓层和所述N型氮化镓层之间,所述外延层上设置有彼此独立的单元芯片,每个所述单元芯片形成图案化的P型氮化镓平台和N型氮化镓平台,所述单元芯片之间通过深刻蚀隔离槽分开,所述单元芯片的外侧面上设置有切割道侧壁区,两组以上所述单元芯片构成一个高压芯片单元,所述高压芯片单元的外围通过深刻蚀V型隔离槽分开,所述P型氮化镓平台和所述N型氮化镓平台均采用金属电极互联,所述金属电极包括覆盖于所述P型氮化镓平台表面的P型金属反射电极、所述单元芯片之间的P‑N互联电极、N型金属电极以及用于倒装封装的焊盘电极,所述焊盘电极包括P型焊盘电极包裹层、N型焊盘电极包裹层、T型SiO2绝缘层和侧壁SiO2绝缘包裹层,所述P型焊盘电极包裹层和所述N型焊盘电极包裹层分布在所述T型SiO2绝缘层的两侧,所述侧壁SiO2绝缘包裹层包裹在所述P型焊盘电极包裹层和所述N型焊盘电极包裹层的外侧,所述P型氮化镓平台到所述N型氮化镓平台的侧壁以及所述单元芯片互联的深槽区均采用DBR结构连接,所述DBR结构包括DBR绝缘包裹层、DBR绝缘填充层、DBR绝缘隔离层和DBR侧壁绝缘包裹层,所述DBR绝缘包裹层和所述DBR绝缘填充层包裹在所述单元芯片的外侧,所述P‑N互联电极位于相邻的两个所述DBR绝缘包裹层和所述DBR绝缘填充层之间,所述DBR绝缘包裹层、所述DBR绝缘填充层和所述P‑N互联电极的顶面上均设置有所述DBR绝缘隔离层,位于外侧的所述DBR绝缘填充层上设置有所述DBR侧壁绝缘包裹层,相邻的所述DBR绝缘包裹层与所述DBR侧壁绝缘包裹层之间设置有P型金属反射电极腐蚀窗口,其特征在于包括如下步骤:(1)对衬底进行处理将生长氮化镓的外延片衬底背面进行减薄、研磨和CMP抛光处理,使其厚度从430μm减到180μm,表面平整度(TTV)≤50μm,翘曲度(BOW)≤50μm,平均粗糙度Sa≤0.2nm;(2)对外延层进行清洗将制作芯片的晶圆氮化镓外延片进行酸洗,用王水(HCl:HNO3=3:1)冲温腐蚀30分钟,然后通过浓H2SO4:H2O2=1:4常温清洗5分钟,再用HF:H2O(DI,超纯水)=1:1进行晶圆表面去氧化层处理,最后用去离子水冲洗甩干;(3)P型氮化镓表面粗化将晶圆置于熔融的NaOH或KOH中腐蚀10分钟,再用去离子水冲洗,烘干后获得表面绒状粗化结构,对P型氮化镓表面蒸镀金属反射电极层;(4)N型氮化镓台面蚀刻及相邻芯片单元沟道深刻蚀隔离槽制备a、首先进行均胶、坚膜、曝光、显影处理,然后进行图案化N型台面和深刻蚀隔离槽,N型氮化镓台面刻蚀采用ICP等离子体干法蚀刻,制程气体为Cl2和BCl3,气体体积比为80%和20%,根据蚀刻槽的深宽比要求调整气体流量比例,蚀刻功率RF射频电源上电极功率为600W,下电极功率为100W,持续时间20分钟,蚀刻深度为1.2~1.4μm;b、在N型台面蚀刻完毕后对深刻蚀隔离槽进行第二次蚀刻,采用干法刻蚀、湿法刻蚀以及激光烧蚀相结合的蚀刻方法,用SiO2或SiN与光刻胶结合做掩模,进行干法蚀刻氮化镓层以及衬底表面缓冲层,蚀刻深度为6~8μm,载气Cl2和BCl3,体积比为90%和10%,蚀刻功率上电极为1200W,下电极为600W,持续时间为40分钟,蚀刻深度为4~5μm;c、所述湿法刻蚀与所述激光烧蚀用于芯片切割道深刻蚀隔离槽以及芯片背面蓝宝石衬底出光面蚀刻图案化出光结构中,曝光、显影在衬底背面做出芯片结构单元区,保留切割道,并用激光切割技术在芯片单元区交错划刻出菱形或三角形图案,然后通过湿法刻蚀做出图案化出光区;(5)光刻胶掩膜曝光图案化通过光刻胶预留单元串联芯片间N区到相邻芯片P区的互联电极窗口,将第一芯片P型区域反射电极表面与包裹焊盘电极进行窗口互联;(6)在金属互联电极与外围包裹焊盘电极之间添加绝缘层a、在金属互联电极与外围包裹焊盘电极之间采用PECVD的方法生长SiO2绝缘层,绝缘层厚度为200~500nm,制程气体为SiN4和N2O,生长温度为200℃,生长速率为0.8埃/秒,并根据需要位置在绝缘层上为P型、N型外围包裹焊盘电极互联开窗口,经过光刻胶图案化,坚膜、曝光、显影后用BOE(NH4F(40%):HF(49%)=6:1)腐蚀液对窗口进行腐蚀;b、在P型,N型外围包裹焊盘电极的T型绝缘层之间采用PECVD的方法生长SiO2绝缘层,绝缘层的厚度为50~200nm,制程气体为SiN4和N2O,生长温度为200℃,生长速率为0.8埃/秒;(7)获取高压芯片单元后续工序采用激光划片、裂片、扩晶、倒膜获得分离的高压芯片单元。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江师范大学,未经浙江师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510975827.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top