[发明专利]一种抗单粒子加固的时钟和数据恢复电路

摘要

本发明公开了一种抗单粒子加固的时钟和数据恢复电路，包括采样器、鉴相器、数字滤波器、逻辑判决电路、编码器、多数判决器、相位插值器以及多相时钟生成电路。本发明采用逻辑判决电路，在时钟和数据恢复电路锁定的情况下，能够有效抑制单粒子效应造成的鉴相器鉴相错误和滤波器滤波错误传递至后续的编码器电路中，保证了传输给编码器的信号的正确性，通过编码器的冗余结构抑制单粒子效应造成的编码错误，从而有效避免锁定的时钟和数据恢复电路发生意外调节，极大地降低单粒子效应对相位锁定状态的影响，提高了电路的可靠性。

主权项

1.一种抗单粒子加固的时钟和数据恢复电路，其特征在于：包括采样器(401)、鉴相器(402)、数字滤波器(403)、逻辑判决电路(404)、编码器(410)、多数判决器(411)、相位插值器(412)和多相时钟生成电路(413)；采样器(401)包含八个采样单元，在每一个采样周期，四个采样单元用来采样输入的串行数据，另外四个采样单元用来采样输入串行数据的数据转换边沿，得到四组串行数据和四组数据转换边沿，并将所述四组串行数据、四组数据转换边沿以及上一个采样周期采样的最后一组串行数据输出给鉴相器(402)，当所述时钟和数据恢复电路锁定时，采样器(401)将四组串行数据输出；其中采样周期的采样时钟来自于多相时钟生成电路(413)所产生的八相时钟；鉴相器(402)为二进制鉴相器，在每一个采样周期利用数据转换边沿与数据转换边沿两侧数据之间的关系，得到每组数据转换边沿的采样时钟相位与该数据转换边沿之间的关系，并转化为数字鉴相信号输出给数字滤波器(403)；所述每组数据转换边沿的采样时钟相位与该数据转换边沿之间的关系包括领先、落后或同相；数字滤波器(403)在每一个采样周期对输入的四组数字鉴相信号进行滤波处理，产生包含采样时钟相位调节关系的六位滤波信号，并输出给逻辑判决电路(404)；所述采样时钟相位调节关系为采样时钟相位左移一位、右移一位或不动；逻辑判决电路(404)根据当前采样周期数字滤波器(403)输出的滤波信号和前两个采样周期的滤波信号判定时钟和数据恢复电路的相位锁定状态，并根据锁定状态决定当前采样周期输入编码器的滤波信号(409)；编码器(410)包含三路冗余的编码器，每一路编码器分别对输入的滤波信号作6‑64编码操作，生成三路数字控制信号输出给多数判决器(411)；多数判决器(411)对三路数字控制信号进行三取二判决，得到当前采样周期的数字控制信号输出给相位插值器(412)；相位插值器(412)接收锁相环的正交时钟和多数判决器(411)输出的数字控制信号，以正交时钟中相邻的两相作为边界，根据数字控制信号确定插值的比重，通过插值产生位于相邻两相之间的时钟信号，输出给多相时钟生成电路(413)；多相时钟生成电路(413)根据相位插值器(412)输入的时钟信号产生八相时钟，作为下一个采样周期的采样时钟输出给采样器(401)。