[发明专利]用于实现物理不可克隆函数的电路以及相应的运行方法

摘要

本发明涉及一种用于实现物理不可克隆函数的电路，该电路包括n个延时通路可配置的振荡器，其中n为偶数，并且所述振荡器分别具有频率f0，f1，……fn‑2，fn‑1，并且所述n个振荡器被分为n/2组，每组包含两个振荡器，每个振荡器包括m个延时单元组，并且每个延时单元组包括至少两个延时单元，该电路被配置为：接收挑战；通过选择延时单元形成延时通路；以及获得每组两个振荡器的频率差值并对其进行取值；将频率差值累加并根据累加和得到1比特响应。此外，本发明还涉及运行该电路的方法。

主权项

一种用于实现物理不可克隆函数的电路，该电路包括n个延时通路可配置的振荡器R00，R01，……R0n‑2，R0n‑1，其中n为偶数，并且所述振荡器R00，R01，……R0n‑2，R0n‑1分别具有频率f0，f1，……fn‑2，fn‑1，并且所述n个振荡器R00，R01，……R0n‑2，R0n‑1被分为n/2组，每组包含两个振荡器R02j，R02j+1，其中0≤j≤n/2‑1，每个振荡器R00，R01，……R0n‑2，R0n‑1包括m个延时单元组di，其中0≤i≤m‑1，并且每个延时单元组di包括至少两个延时单元，该电路被配置为：根据挑战的相应延时单元选择位C[0]，...C[m‑1]，...C[(n/2‑1)m]，...C[nm/2‑1]来选择每个振荡器R00，R01，……R0n‑2，R0n‑1的每个延时单元组di的延时单元之一以形成延时通路，其中每组的两个振荡器R02j，R02j+1的对应延时单元被分配相同的延时单元选择位；将每组的两个振荡器R02j，R02j+1的频率f2j，f2j+1相减得到频率差值Δfj＝f2j‑f2j+1，并且根据挑战的相应差值取值控制位D[0]，...D[n/2‑1]对每组的两个振荡器R02j，R02j+1的频率差值进行取值控制，其中如果相应差值取值控制位为1，则将Δfj取反并且如果相应差值取值控制位为0，则维持原值，或者如果相应差值取值控制位为0，则将Δfj取反并且如果相应差值取值控制位为1，则维持原值；以及将所有频率差值Δfj相加得到振荡器频率差值累加和，并且根据振荡器频率差值累加和得到1比特响应。