[发明专利]堆叠围栅纳米线制造方法在审
| 申请号： | 201510996500.X | 申请日： | 2015-12-25 |
| 公开（公告）号： | CN105590845A | 公开（公告）日： | 2016-05-18 |
| 发明（设计）人： | 孟令款;徐秋霞;闫江 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/3065 | 分类号： | H01L21/3065;H01L29/06;B82Y40/00 |
| 代理公司： | 北京汉昊知识产权代理事务所(普通合伙) 11370 | 代理人： | 朱海波 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种堆叠围栅纳米线制造方法，包括以下步骤：a)提供半导体衬底，在所述半导体衬底上形成有图形化的硬掩模层；b)刻蚀所述半导体衬底以形成沟槽；c)在所述沟槽的底部及侧壁形成聚合物保护层；d)重复执行步骤b)和步骤c)，以形成堆叠围栅纳米线。采用本发明的方法形成纳米线更为简单，且纳米线尺寸较易控制，不同层间对准性也更好。此外，可以结合其他原位修饰方法如热氧化或氢气退火等对刻蚀得到的纳米线进行圆化处理，从而得到期望的堆叠围栅纳米线尺寸与形貌。 | ||
| 搜索关键词： | 堆叠 纳米 制造 方法 | ||
【主权项】：
一种堆叠围栅纳米线制造方法，包括以下步骤：a)提供半导体衬底，在所述半导体衬底上形成有图形化的硬掩模层；b)刻蚀所述半导体衬底以形成沟槽；c)在所述沟槽的底部及侧壁形成聚合物保护层；d)交替执行步骤b)和步骤c)，以形成堆叠围栅纳米线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510996500.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体器件及其制备方法、电子装置
- 下一篇：一种化合物半导体材料加工设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
