[发明专利]自对准硅锗鳍式FET有效
申请号: | 201511001598.7 | 申请日: | 2015-12-28 |
公开(公告)号: | CN106328538B | 公开(公告)日: | 2019-07-02 |
发明(设计)人: | N·卢贝;P·莫林 | 申请(专利权)人: | 意法半导体公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L27/088 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 美国得*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本披露涉及自对准硅锗鳍式FET。一种自对准SiGe鳍式FET器件的特征在于经弛豫的具有高锗浓度的沟道区。初始地形成经弛豫的沟道以接受锗,而不是首先将锗引入该沟道然后尝试使所产生的应变膜弛豫。以此方式,可以在没有应变或损坏晶格的情况下确立锗的存在。在将锗引入到鳍晶格结构中之前,相对于多个本征硅鳍使栅极结构图案化,以确保栅极适当地对准。对准栅极结构之后,硅鳍被分段以使硅晶格弹性地弛豫。然后,将锗引入到经弛豫的硅晶格中,以产生基本上无应力并且也无缺陷的SiGe沟道。使用所描述的方法,在结构稳定的膜中得到的锗浓度可以增加到大于85%的水平。 | ||
搜索关键词: | 对准 硅锗鳍式 fet | ||
【主权项】:
1.一种制造FinFET的方法,包括:形成多个鳍,所述多个鳍从由第一半导体材料制成的衬底的表面竖直地向外延伸;形成与所述多个鳍中的每个鳍的三侧接触的多个栅极结构,每个栅极结构包括牺牲栅极部件;通过将所述多个鳍中的每个鳍分段为相应的多个鳍区段,使所述多个鳍弹性地弛豫;从所述多个栅极结构中去除多个牺牲栅极部件;将第二半导体材料结合到所述多个鳍区段中;在所述多个栅极结构中形成多个金属栅极;并且形成源极区和漏极区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体公司,未经意法半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201511001598.7/,转载请声明来源钻瓜专利网。
- 上一篇:四斗柜(112001‑4#)
- 下一篇:储物柜(FC‑18B)
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造