[发明专利]一种便于定位问题的FPGA自测的方法在审
| 申请号： | 201511004750.7 | 申请日： | 2015-12-29 |
| 公开（公告）号： | CN105572566A | 公开（公告）日： | 2016-05-11 |
| 发明（设计）人： | 许智宁;叶媲舟;黎冰;涂柏生 | 申请（专利权）人： | 深圳市博巨兴实业发展有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28;G01R31/3185 |
| 代理公司： | 深圳力拓知识产权代理有限公司 44313 | 代理人： | 龚健 |
| 地址： | 518000 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种便于定位问题的FPGA自测的方法，包括有上下板的FPGA，上板为FPGA2，下板为FPGA1，把FPGA1和FPGA2的IO口两两互相连接，（1）FPGA1发送一个上升沿给FPGA2，如果FPGA2接收到完整的上升沿信号通过就继续下一步；（2）FPGA1发送一个下降沿给FPGA2，如果FPGA2接收到完整的下降沿信号通过就继续下一步；（3）重复（1）、（2）直到把所有FPGA1、FPGA2的连接引脚都测试完；接下来测试FPGA2的外围原件是否正常：a.先测试IO的数字输入和输出功能；b.测试IO的上下拉功能；c.ADC的测试；d.clk的测试。本发明能够快速准确定位FPGA和FPGA外围硬件问题，而且节约资源。 | ||
| 搜索关键词： | 一种 便于 定位 问题 fpga 自测 方法 | ||
【主权项】：
一种便于定位问题的FPGA自测的方法，包括有上下板的FPGA，上板为FPGA2，下板为FPGA1，其特征在于，把FPGA1和FPGA2的IO口两两互相连接，（1）FPGA1发送一个上升沿给FPGA2，如果FPGA2接收到完整的上升沿信号通过就继续下一步；（2）FPGA1发送一个下降沿给FPGA2，如果FPGA2接收到完整的下降沿信号通过就继续下一步；（3）重复（1）、（2）直到把所有FPGA1、FPGA2的连接引脚都测试完；接下来测试FPGA2的外围原件是否正常：a.先测试IO的数字输入和输出功能；b.测试IO的上下拉功能；c.ADC的测试；d.clk的测试。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市博巨兴实业发展有限公司，未经深圳市博巨兴实业发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201511004750.7/，转载请声明来源钻瓜专利网。
- 上一篇：向日葵式太阳能发电系统
- 下一篇：可并联工作的模块化全桥并网逆变器的控制方法
