[发明专利]自组装制备带空腔的III-V族氮化物复合衬底的方法在审
申请号: | 201511005652.5 | 申请日: | 2015-12-29 |
公开(公告)号: | CN105551939A | 公开(公告)日: | 2016-05-04 |
发明(设计)人: | 于彤军;程玉田;吴洁君;韩彤;张国义 | 申请(专利权)人: | 北京大学 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/033 |
代理公司: | 北京万象新悦知识产权代理事务所(普通合伙) 11360 | 代理人: | 王岩 |
地址: | 100871*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了带空腔的III-V族氮化物复合衬底的自组装制备方法。本发明在衬底上预生长III-V族氮化物薄膜层并蒸镀金属,利用自组装的方法形成图形化结构,并采用刻蚀的方法形成沟道,再以填充介质填充,然后生长III-V族氮化物厚膜层覆盖整个表面,最后采用腐蚀溶液去除填充介质,从而在原来被填充介质占据的位置留下空腔,形成带空腔的III-V族氮化物复合衬底;本发明具有可控性,以实现根据不同的需要设计出空腔结构的目的;空腔在后续生长过程中充当应力释放层,同时晶体在生长过程中需跨过填充介质通过侧向外延而合并,不仅助于释放应力,同时也极大的降低了晶体的位错密度,可以较为容易的获取低应力、低缺陷密度的高质量III-V族氮化物薄膜。 | ||
搜索关键词: | 组装 制备 空腔 iii 氮化物 复合 衬底 方法 | ||
【主权项】:
一种自组装制备带空腔的III‑V族氮化物复合衬底的方法,其特征在于,所述制备方法包括以下步骤:1)在在衬底上首先预生长一层III‑V族氮化物,形成III‑V族氮化物薄膜层,然后蒸镀一层金属形成掩膜层;2)采用退火工艺使得金属自组装在掩膜层上形成图形化结构;3)刻蚀去除掩膜层开口区域的III‑V族氮化物至衬底的表面,使得在III‑V族氮化物薄膜层中形成沟道,沟道的尺寸由掩膜层的图形大小和刻蚀时间决定,并确保形成的沟道导通至III‑V族氮化物薄膜层的边缘;4)采用填充介质填充III‑V族氮化物薄膜层中的沟道;5)采用化学腐蚀或者剥离工艺去除保留下的III‑V族氮化物表面上沉积的残留的金属以及金属上的填充介质;6)采用侧向外延生长技术生长III‑V族氮化物厚膜层,覆盖以填充介质填充沟道的III‑V族氮化物薄膜层的整个表面;7)采用腐蚀溶液去除填充在III‑V族氮化物薄膜层的沟道中的填充介质,原来被填充介质占据的位置成为空腔,形成带有空腔的复合衬底。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201511005652.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造