[发明专利]一种系统级封装结构及用于该结构的闪存裸片测试方法

摘要

本发明公开了一种系统级封装结构及用于该结构的闪存裸片测试方法，其中系统级封装结构包括闪存裸片、主芯片裸片和闪存控制器，还包括复用支路，复用支路包括第一管脚，数据选择器、第一数据分配器、第二管脚和第三管脚，与第三管脚相连的第四管脚；第一数据分配器与第三管脚相连，第一数据分配器的第一输出端与数据选择器的第一输入端相连，第一数据分配器的第二输出端与第一功能模块相连，第一数据分配器的选择信号输入端与可编程逻辑块相连；数据选择器的第二输入端与闪存控制器相连，数据选择器通过第二管脚与第一管脚相连，数据选择器的开关信号输入端与第五管脚相连。本发明能测试闪存裸片的全部测试功能；降低了芯片的封装成本。

主权项

一种系统级封装结构，包括闪存裸片（1）、主芯片裸片（21）和主芯片裸片（21）上的闪存控制器（10），其特征在于，还包括若干条复用支路，所述复用支路包括闪存裸片（1）上的第一管脚（2，3），主芯片裸片（21）上的数据选择器（11，12）、第一数据分配器（13，14）、第二管脚（4，5）和第三管脚（17，18），与第三管脚（17，18）相连的伸至外部的第四管脚（19，20）；所述第一数据分配器（13，14）的输入端与第三管脚（17，18）相连，第一数据分配器（13，14）的第一输出端与数据选择器（11，12）的第一输入端相连，第一数据分配器（13，14）的第二输出端与主芯片裸片（21）上的第一功能模块（15，16）相连，第一数据分配器（13，14）的选择信号输入端与主芯片裸片（21）上的可编程逻辑块（25）相连；所述数据选择器（11，12）的第二输入端与闪存控制器（10）相连，所述数据选择器（11，12）的输出端通过第二管脚（4，5）与第一管脚（2，3）相连，所述数据选择器（11，12）的开关信号输入端与主芯片裸片（21）上的第五管脚（22）相连，第五管脚（22）与伸至外部的第六管脚（6）相连。