[发明专利]集成电路和制造集成电路的方法

摘要

对拉伸性应变的硅层进行图案化以形成在第一衬底区域中的第一组鳍以及在第二衬底区域中的第二组鳍。该第二组鳍覆盖有拉伸性应变的材料，并且执行退火以使在该第二组鳍中的拉伸性应变的硅半导体材料弛豫并在该第二区域中产生多个弛豫的硅半导体鳍。该第一组鳍覆盖有掩模，并且在这些弛豫的硅半导体鳍上提供硅锗材料。然后，将来自该硅锗材料的锗驱入这些弛豫的硅半导体鳍中以在该第二衬底区域中产生多个压缩性应变的硅锗半导体鳍(从中形成多个p沟道鳍式FET器件)。去除该掩模以显露出在该第一衬底区域中的多个拉伸性应变的硅半导体鳍(从中形成多个n沟道鳍式FET器件)。

主权项

1.一种用于制造半导体器件的方法，包括：在由衬底所支撑的拉伸性应变的硅半导体层上沉积硬掩模；将所述硬掩模和所述拉伸性应变的硅半导体层图案化为多个鳍；所述多个鳍包括在所述衬底的第一区域中的第一组鳍以及在所述衬底的第二区域中的第二组鳍；在所述多个鳍上形成多个侧壁间隔物；沉积并图案化拉伸性应变的材料以覆盖所述第二区域中的所述第二组鳍但是不覆盖所述第一组鳍；执行退火，所述退火使在所述衬底的所述第二区域中的所述第二组鳍的所述拉伸性应变的硅半导体层弛豫；沉积并图案化掩模材料以覆盖所述衬底的所述第一区域中的所述第一组鳍但是不覆盖所述第二组鳍；在所述衬底的所述第二区域中的所述第二组鳍上提供硅锗材料；将来自所述硅锗材料的锗驱入所述第二组鳍中以在所述衬底的所述第二区域中产生多个压缩性应变的硅锗半导体鳍；以及去除所述掩模材料以在所述衬底的所述第一区域中产生多个拉伸性应变的硅半导体鳍。