[发明专利]像素电路

摘要

本发明公开了一种像素电路，包含第一晶体管、电容元件、发光元件、第二晶体管以及第三晶体管。第一晶体管包含栅极与半导体层，半导体层包含通道区、源极区、第一漏极区以及第二漏极区。通道区的第一部分连接源极区，通道区的第二部分连接第一漏极区，通道区的第三部分连接第二漏极区，第二部分的通道宽度大于第三部分的通道宽度。电容元件之一端与第一晶体管之栅极电性连接。第二晶体管包含直接连接第二漏极区的源极区以及电性连接发光元件的漏极区。第三晶体管包含直接连接第一漏极区的源极区以及电性连接电容元件之一端的漏极区。

主权项

一种像素电路，其特征在于，包含：一第一晶体管，包含：一半导体层，包含一通道区、一源极区、一第一漏极区以及一第二漏极区，其中该通道区的一第一部分连接该源极区，该通道区的一第二部分连接该第一漏极区，该通道区的一第三部分连接该第二漏极区，该通道区的该第二部分的通道宽度大于该第三部分的通道宽度，该源极区电性连接一电压供应端；一栅极，与该通道区部分重叠；以及一绝缘层，设置于该栅极与该通道区之间；一电容元件，具有一第一端与一第二端，该电容元件的该第一端与该第一晶体管的该栅极电性连接，该电容元件的该第二端电性连接一电位源；一发光元件；一第二晶体管，包含：一半导体层，包含一通道区、一源极区、一漏极区，其中该通道区连接于该源极区与该漏极区之间，该源极区直接连接该第一晶体管的该第二漏极区，该漏极区电性连接该发光元件，且该第二晶体管中该半导体层的该通道区的通道宽度小于该第一晶体管中该半导体层的该通道区的该第二部分的通道宽度；一栅极，与该通道区部分重叠；以及一绝缘层，设置于该栅极与该通道区之间；以及一第三晶体管，包含：一半导体层，包含一通道区、一源极区、一漏极区，其中该通道区连接于该源极区与该漏极区之间，该源极区直接连接该第一晶体管的该第一漏极区，该漏极区电性连接该电容元件的该第一端，且该第三晶体管中该半导体层的该通道区的通道宽度小于该第一晶体管中该半导体层的该通道区的该第二部分的通道宽度；一栅极，与该通道区部分重叠；以及一绝缘层，设置于该栅极与该通道区之间。