[发明专利]3DNAND闪存的形成方法在审

专利信息
申请号: 201511031524.8 申请日: 2015-12-31
公开(公告)号: CN106935592A 公开(公告)日: 2017-07-07
发明(设计)人: 张金霜;曹恒 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
主分类号: H01L27/11578 分类号: H01L27/11578;H01L27/1157;H01L21/28
代理公司: 北京集佳知识产权代理有限公司11227 代理人: 吴敏
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种3D NAND闪存的形成方法,包括提供半导体衬底;在半导体衬底上形成底层复合层;形成贯穿底层复合层厚度的第一凹槽;在第一凹槽中形成填充体层后,形成覆盖填充体层和底层复合层的顶层复合层;在顶层复合层和底层复合层中形成通孔后,在通孔中形成栅介质层和沟道层;形成覆盖顶层复合层、栅介质层和沟道层的第二绝缘层;去除填充体层正上方的第二绝缘层和顶层复合层,形成第二凹槽,然后去除所述填充体层,暴露出第一凹槽;之后,去除底层复合层中的第一牺牲层和顶层复合层中的第二牺牲层,形成开口;在开口中形成控制栅后,在凹槽中形成源线结构。所述方法能避免第一凹槽的宽度过小,从而避免控制栅与源线结构之间发生击穿。
搜索关键词: dnand 闪存 形成 方法
【主权项】:
一种3D NAND闪存的形成方法,其特征在于,包括:提供半导体衬底;在所述半导体衬底上形成底层复合层,所述底层复合层包括交错层叠的若干层第一子绝缘层和若干层第一牺牲层,且所述底层复合层的底层为第一子绝缘层,所述底层复合层的顶层为第一牺牲层;刻蚀所述底层复合层,形成贯穿所述底层复合层厚度的第一凹槽;在所述第一凹槽中形成填充体层后,形成覆盖所述填充体层和底层复合层的顶层复合层,所述顶层复合层包括交错层叠的若干层第二子绝缘层和若干层第二牺牲层,且所述顶层复合层的底层和顶层均为第二子绝缘层;在所述顶层复合层和底层复合层中形成通孔后,在所述通孔侧壁形成栅介质层;在所述通孔中形成沟道层,所述沟道层位于所述栅介质层的表面;形成覆盖所述顶层复合层、栅介质层和沟道层的第二绝缘层;去除所述填充体层正上方的第二绝缘层和顶层复合层,形成第二凹槽;形成第二凹槽后,去除所述填充体层,暴露出第一凹槽,第一凹槽和第二凹槽贯通构成凹槽;形成所述凹槽后,去除所述第一牺牲层和第二牺牲层,形成开口;在所述开口中形成控制栅后,在所述凹槽中形成源线结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201511031524.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top