[实用新型]降低电磁干扰装置

摘要

本实用新型公开了一种降低电磁干扰装置。降低电磁干扰装置包括误差放大器、脉宽调制电路、第一PMOS管、第一NMOS管、第一电容、第二PMOS管、第二NMOS管、第二电容、功率管、同步管、储能电感、滤波电容、第一电阻和第二电阻。利用本实用新型提供的降低电磁干扰装置可以降低在驱动功率管和同步管时的电磁干扰。

主权项

降低电磁干扰装置，其特征在于，包括误差放大器、脉宽调制电路、第一PMOS管、第一NMOS管、第一电容、第二PMOS管、第二NMOS管、第二电容、功率管、同步管、储能电感、滤波电容、第一电阻和第二电阻：所述误差放大器的负输入端接所述第一电阻的一端和所述第二电阻的一端，正输入端接基准电压VREF，输出端接所述脉宽调制电路；所述脉宽调制电路输入端接所述误差放大器的输出端，一输出端接所述第一PMOS管的栅极和所述第一NMOS管的栅极，另一输出端接所述第二PMOS管的栅极和所述第二NMOS管的栅极；所述第一PMOS管和所述第一NMOS管接成反相器的输入端接所述脉宽调制电路的一输出端，输出端接所述第一电容的一端和所述功率管的栅极；所述第二PMOS管和所述第二NMOS管接成反相器的输入端接所述脉宽调制电路的另一输出端，输出端接所述第二电容的一端和所述同步管的栅极；所述功率管的栅极接所述第一PMOS管和所述第一NMOS管接成反相器的输出端和所述第一电容的一端，源极接输入电源VCC，漏极接所述第一电容的另一端和所述储能电感的一端和所述同步管的漏极；所述同步管的栅极接所述第二PMOS管和所述第二NMOS管接成反相器的输出端和所述第二电容的一端，漏极接所述功率管的漏极和所述储能电感的一端，源极和所述第二电容接在一起再接地；所述储能电感的一端接所述第一电容的一端和所述功率管的漏极和所述同步管的漏极，另一端为装置的输出端和所述滤波电容的一端和所述第一电阻的一端，所述滤波电容的另一端接地；所述第一电阻的一端接装置的输出端和所述储能电感的一端和所述滤波电容的一端，另一端接所述第二电阻的一端和所述误差放大器的负输入端，所述第二电阻的另一端接地。