[实用新型]嵌入式微处理器高速缓存的混合纠错装置

摘要

一种嵌入式微处理器高速缓存的混合纠错装置，其特征在于：包括EDAC标记编码器、BCH标记编码器、标记存储器、EDAC标记译码器、BCH标记译码器、EDAC数据编码器、BCH数据编码器、数据存储器、EDAC数据译码器、BCH数据译码器、命中判决器和数据选择器，采用EDAC和二进制BCH混合编码方法对Cache标记存储器和数据存储器中的多位数据错误进行纠错，并能够对1位数据错误进行快速纠错。

主权项

一种嵌入式微处理器高速缓存的混合纠错装置，其特征在于：包括EDAC标记编码器、BCH标记编码器、标记存储器、EDAC标记译码器、BCH标记译码器、EDAC数据编码器、BCH数据编码器、数据存储器、EDAC数据译码器、BCH数据译码器、命中判决器和数据选择器；所述EDAC标记编码器在进行Cache写操作时，对写入的地址标记及行有效标志进行编码，生成EDAC校验码，与地址标记一起存入标记存储器；所述BCH标记编码器在进行Cache写操作时，对写入的地址标记、行有效标志及EDAC校验码进行二进制BCH编码，生成BCH校验码，存入标记存储器；所述标记存储器用于存储标记字和它的EDAC校验码及BCH校验码，所述标记字包括地址标记和行有效标志两部分；所述EDAC标记译码器在进行Cache访问时，对标记存储器输出的标记字及EDAC校验码进行校验，对标记字中的1位数据错误进行快速纠正，并将纠错后的标记字送命中判决器进行Cache命中判决；所述BCH标记译码器在进行Cache访问时，对标记存储器输出的标记字、EDAC校验码及BCH校验码进行校验，生成错误纠错标志，对标记字中的多位随机错误进行纠正，将纠错后的标记字送命中判决器进行Cache命中判决；所述EDAC数据编码器在进行Cache写操作时，对输入数据进行编码，生成EDAC校验码，与输入数据一起存入数据存储器；所述BCH数据编码器在进行Cache写操作时，对输入数据及EDAC校验码进行二进制BCH编码，生成BCH校验码，存入数据存储器；所述数据存储器用于存储Cache数据字和它的EDAC校验码及BCH校验码；所述EDAC数据译码器在进行Cache读操作时，对数据存储器输出的数据字及EDAC校验码进行校验，对数据字中的1位随机错误进行纠正，并将纠正后的数据字送数据选择器；所述BCH数据译码器在进行Cache读操作时，对数据存储器输出的数据字、EDAC校验码及BCH校验码进行校验，生成错误纠错标志，对数据字中的多位随机错误进行纠正，并将纠正后的数据字送数据选择器；所述命中判决器将输入的存储器地址中的标记部分，根据BCH数据译码器的指示，与EDAC数据译码器或BCH数据译码器的输出进行比较，判断Cache是否命中，输出命中指示标志，控制数据选择器的数据输出；所述数据选择器根据命中判决器送来的命中选择信号和BCH数据译码器送来的错误指示信号，在Cache命中时，选择EDAC数据译码器或BCH数据译码器的数据，输出给处理器内核。