[实用新型]基于Zigbee无线智能门锁的控制电路

摘要

本实用新型公开了一种基于Zigbee无线智能门锁的控制电路，包括有MCU模块集成传输电路，与MCU模块集成传输电路连接的MCU集成电路、读卡发送和检测集成电路、射频集成电路、门锁驱动控制与电量检测集成电路、锁状态检测及开关集成电路、时钟芯片集成电路、存储器集成电路、电源集成电路和Zigbee模块集成电路。本实用新型采用Zigbee技术，使门锁的主控电子装置实现近距离的双向无线通讯功能，从而对门锁进行开启和关闭，且本实用新型采用低功耗设计，使本产品成本降低，功能稳定、可靠。

主权项

基于Zigbee无线智能门锁的控制电路，其特征在于：包括有MCU模块集成传输电路，与MCU模块集成传输电路连接的MCU集成电路、读卡发送和检测集成电路、射频集成电路、门锁驱动控制与电量检测集成电路、锁状态检测及开关集成电路、时钟芯片集成电路、存储器集成电路、电源集成电路和Zigbee模块集成电路；所述的MCU模块集成传输电路包括有单片机V4；所述的MCU集成电路包括有JTAG仿真器J8，晶振Y2，电容C23、C24、C6，电阻R15和开关二极管D3；所述的JTAG仿真器J8的2脚连接VCC_33，9脚连接地，1、3、5和7脚分别连接单片机V4的54、55、56和57脚；所述的开关二极管D3的负极与电阻R15的上端并联连接VCC_33，开关二极管的D3正极与R15下端、电容C6的上端并联连接到JTAG仿真器J8的11脚，电容C6的下端接地；所述的电容C23的左端和电容C24的左端并联接地，电容C23的右端与晶振Y2的上端并联连接到单片机V4的8脚，电容C24的右端与晶振Y2并联连接到单片机V4的9脚；所述的读卡发送和检测集成电路包括有插座J9，场效应管Q1，电磁感应线圈L1、L2，电容C13、C21、C14、C15和C22，电阻R28、R27和R30，开关二极管D2；所述的插座J9的1脚连接ANTA端，插座J9的2脚接地，所述的场效应管Q1的栅极连接芯片V6的脚43，场效应管Q1的漏极与电磁感应线圈L1的下端、电容C21的上端并联连接至电容C22的左端，电容C22的右端与电磁感应线圈L2的左端连接，场效应管Q1的源极与电容C21的下端并联接地，电磁感应线圈L1的上端与电容C13的左端并联接入VCC_33，电容C13的右端接地，电磁感应线圈L2的右端、电阻R30上端、开关二极管D2的正极并联连接至ANTA端，电阻R30的下端接地，开关二极管D2的负极与电阻R27的下端并联连接至电容C15的左端，电容C15的右端接地；电阻R27的上端与电容C14左端、电阻R28的左端并联连接至单片机V4的3脚，电阻R28的右端和电容C14的右端并联接地；所述的射频集成电路包括有芯片V6，电容C5、C16、C17、C18、C19和C20、晶振Y3，电阻R29和二极管D1；所述的芯片V6的38脚、4脚、5脚和6脚分别连接单片机V4的28脚、29脚、30脚和31脚，芯片V6的1脚、3脚和39脚均连接单片机V4的16脚，芯片V6的8脚、21脚、23脚、41脚、46脚接地，芯片V6的7脚、9脚、45脚连接VCC_33，芯片V6的2脚连接电容C5的右端，电容C5的左端接地，芯片V6的10脚、芯片V6的11脚通过电容C16、芯片V6的12脚通过电容C17并联接入GND端，所述的二极管D1的正极连接ANTA端，二极管D1的负极与电阻R29的上端、电容C18的上端并联连接至芯片V6的13脚，电阻 R29的下端与电容C18的下端并联连接GND端，晶振Y3的左端与电容C19的上端并联连接至芯片V6的18脚，晶振Y3的右端与电容C20的上端并联连接至芯片V6的19脚，电容C19的下端和电容C20的下端并联接地；所述的门锁驱动控制与电量检测集成电路包括有PNP三极管T7、T5和T6、NPN三极管T2、T3和T4、电阻R12、R13、R18、R19、R21、R22、R23 、R24、R25和R26；所述的NPN三极管T2、T3和T4的发射极均接地，NPN三极管T2的基极连接电阻R21的右端，NPN三极管T2的集电极连接电阻R18的左端，电阻R21的左端连接单片机V4的22脚，电阻R18的右端与电阻R12的左端并联连接至PNP三极管T6的基极，电阻R12的右端与PNP三极管T6的发射极并联连接至VCC_IN，PNP三极管T6的集电极与电阻R26的上端、电阻R13的左端并联连接，电阻R13的右端与电阻R19的左端并联连接至单片机V4的2脚，电阻R19的右端接地，电阻R26的下端与PNP三极管T5的发射极、PNP三极管T7的发射极并联连接，电阻R23的左端与PNP三极管T5的集电极、NPN三极管T3的集电极并联连接至LOCK POWER1端，电阻R23的右端连接PNP三极管T7的基极，电阻R22的右端连接PNP三极管T5的基极，电阻R22的左端与PNP三极管T7的集电极、NPN三极管T4的集电极并联连接LOCK POWER2端，所述的电阻R24的右端连接NPN三极管T3的基极，电阻R24的左端连接单片机V4的20脚，电阻R25的右端连接NPN三极管T4的基极，电阻R25的左端连接单片机V4的21脚,NPN三极管T3和T4的发射极均接地；所述的锁状态检测及开关集成电路包括有芯片J1，电容C2和电阻R1、R2、R3、R4、R5和R6；所述的芯片J1的1脚与电容C2的下端并联到LOCK POWER1端，芯片J1的2脚与电容C2的上端并联到LOCK POWER2端，芯片J1的3脚和7脚接地，芯片J1的8脚连接VCC_IN端，芯片J1的4脚连接电阻R6的一端，芯片J1的5脚连接电阻R5的一端，芯片J1的6脚连接电阻R4的一端；所述的电阻R6的另一端与电阻R3的一端并联到单片机V4的17脚，电阻R5的另一端与电阻R2的一端并联到单片机V4的18脚，电阻R4的另一端与电阻R1的一端并联到单片机V4的19脚，电阻的R1、R2、R3的另一端并联连接VCC33；    所述的时钟芯片集成电路包括有时钟芯片U1，电容C9、C7，电阻R8、R9，和晶振Y1；所述的时钟芯片U1的2脚与晶振Y1的左端连接，时钟芯片U1的1脚和晶振Y1的右端并联连接至电容C7的左端，时钟芯片U1的8脚与电容C9的上端并联连接至VCC_33，时钟芯片U1的4脚与电容C9的下端、电容C7的右端并联接地，电阻R8的上端与电阻R9的上端并联连接至VCC_33，电阻R8的下端与时钟芯片U1的5脚并联连接至单片机V4的42脚，电阻R9的下端与时钟芯片U1的6脚并联连接至单片机V4的41脚；    所述的存储器集成电路包括存储芯片V1、电阻R10和R11；所述的存储芯片V1的1脚、2脚、3脚、4脚并联接地，存储芯片V1的5脚与电阻R11的下端并联连接至单片机V4的脚6，存储芯片V1的6脚与电阻R10的下端并联连接至单片机V4的脚5，存储芯片V1的7脚接地，存储芯片V1的8脚与电阻R10的上端、电阻R11的上端并联连接至单片机V4的脚4；    所述的电源集成电路包括有芯片V2，电容C3、C12和C8，极性电容C10和C4；电容C3、C12的上端、极性电容C4的正极和芯片V2的输出端3并联连接到VCC_33，电容C3、C12、C8的下端、极性电容C4、C10的负极和芯片V2的接地端1并联接地，电容C8的上端和极性电容C10的正极与芯片V2的输入端2并联接入VCC_IN；    所述的Zigbee集成电路模块包括有芯片V5，芯片V5的脚1接地，芯片V5的VDD端接VCC_33，芯片V5的P1.7端接单片机V4的脚32，芯片V5的P1.6端接单片机V4的脚33，芯片V5的RST端接单片机V4的脚58。